파이버 레이저 펌프 구동기: 폐루프 안정성

파이버 레이저 펌프 구동기: 폐루프 안정성

추상

100kHz 전류 루프는 수동 소자가 가지는 극점과 영점에 따라 결정됩니다. 본 논문에서는 루프 전달 함수, ESR 영점 계산법, 마진 감소 방정식, 네 가지 자기장 결함 지점, 그리고 -10°C에서 +85°C까지 50,000시간 동안 50도의 위상 마진을 유지하는 다섯 가지 단계를 제시합니다.

1. 소개

파이버 레이저 펌프 드라이버는 다이오드 노화, 접합부 변동 및 펌프 공동 내부의 열 과도 현상으로 인한 교란을 제거하는 동시에 다이오드 전류를 ±0.5% 이내로 유지합니다. 이제 디지털 컨트롤러는 50kHz에서 150kHz로의 크로스오버를 통해 이러한 제어 루프를 완성합니다.

대역폭이 넓어지면 리플을 더 빠르게 제거하고 전원 공급 장치의 교란을 더 잘 추적합니다. 또한 대역폭이 낮을 때는 보이지 않았던 출력 커패시터, 감지 저항 및 보드 자체의 극점과 영점을 루프에 드러냅니다.

폐루프 시스템은 45~60도의 위상 여유를 두고 이득 1점을 통과해야 하며, 그렇지 않으면 발진합니다. 온도 변화에 따라 20% 정도 변하는 수동 부품은 55도의 위상 여유를 30도까지 떨어뜨릴 수 있습니다.

이 글에서는 루프 전달 함수, ESR 영점, 마진 감소 방정식, 네 가지 현장 문제점, 그리고 N4700 1급 세라믹 및 정밀 후막 부품을 기반으로 한 다섯 가지 설계 단계를 다룹니다.

2. 핵심 메커니즘

2.1 개루프 전달 함수

현재 회로에는 보상기, 변조기 이득, 전력단 및 감지 네트워크가 포함되어 있습니다.

T(s) = G_c(s) × G_m × G_p(s) × H_s(s)

여기서 T(s)는 개방 루프 이득, G_c(s)는 보상기, G_m은 변조기 이득, G_p(s)는 전력단, H_s(s)는 감지 네트워크입니다.

다이오드 부하를 구동하는 전압 모드 벅 스테이지는 출력 커패시터에 의해 설정된 단일 지연처럼 동작합니다.

G_p(s) = R_load / (1 + s × C_out × (ESR + R_load))

여기서 R_load는 부하 저항, C_out은 출력 커패시턴스, ESR은 뱅크의 등가 직렬 저항입니다.

은행 저항은 또한 주파수보다 높은 위상을 반환하는 0을 생성합니다.

f_ESR = 1 / (2π × C_out × ESR)

여기서 f_ESR은 기준 주파수입니다. 10µF 커패시터와 50mΩ 저항을 사용하면 기준 주파수는 318kHz가 되는데, 이는 100kHz 교차 주파수 바로 위에 위치하여 위상 증폭에 도움이 됩니다. 5mΩ 세라믹 커패시터를 사용하면 기준 주파수가 3.18MHz로 이동하여 교차 주파수보다 훨씬 높아지므로 루프는 더 이상 위상 증폭에 의존할 수 없습니다.

2.2 교차점에서의 위상 여유

여유분은 이득이 1이 되는 주파수에서 남은 위상입니다.

PM = 180° + ∠T(j2πf_c)

여기서 PM은 위상 여유, f_c는 교차 주파수, ∠T는 해당 지점에서의 개루프 이득의 위상입니다. 목표 위상은 45도에서 60도 사이이며, 100kHz 루프에서 이는 DC에서 교차 주파수까지 위상이 -135도보다 높아야 함을 의미합니다.

드리프트가 100ppm/°C인 감지 저항이 40°C의 온도 구배를 따라 이동할 때 저항값은 0.4% 변하는데, 이 자체로는 이득이 0.05dB만 변합니다. 문제는 바로 옆에 있는 극점에서 발생합니다. 감지 항과 출력 극점이 함께 이동하고, 보상 극점과의 결합으로 인해 8~15도의 오차가 발생합니다.

2.3 표류하는 부분으로 인한 가장자리 침식

이동하는 막대로 인한 침식은 이동 거리와 변화의 급격함에 비례합니다.

∆PM = −∑ [∆ω_p_k / (ω_p_k × Q_k)]

여기서 ∆PM은 위상 여유 변화, ω_p_k는 각 기생극의 각주파수, ∆ω_p_k는 그 시프트, Q_k는 해당 극에서의 품질 계수입니다.

출력 커패시터의 용량이 30% 감소하는 동안 등가저항(ESR)이 60% 증가하면 전력단 극점과 교차점의 위상이 20~25도 정도 이동합니다. 60도의 여유를 두고 설치된 회로가 2년 후 30도의 위상차를 갖게 되면, 이 위상차는 고장이 아닌 전류 진동으로 나타납니다.

그림 1 — 전해 콘덴서 출력 뱅크는 위상 여유를 55도에서 30도로 떨어뜨리고 약 6,400시간 부근에서 45도 한계를 넘어서는 반면, N4700 뱅크는 이를 유지합니다.

3. 엔지니어링 문제점

문제점 1: 전해액 출력극이 움직입니다

알루미늄 전해 콘덴서는 ESR 허용 오차가 ±40%, 정전 용량 허용 오차가 ±20%이며, 두 허용 오차 모두 시간이 지남에 따라 그리고 온도가 상승함에 따라 더욱 변동합니다. 그 결과, 전력단 극점은 설계자가 예측할 수 없는 주파수에 위치하게 됩니다.

보상기의 영점은 최악의 경우를 고려하여 배치해야 하는데, 이로 인해 루프가 실행되기도 전에 달성 가능한 대역폭의 30%에서 50%가 손실됩니다.

문제점 2: 감지 저항 드리프트로 인해 루프 이득이 변동합니다.

감지 저항기는 전력단에서 불과 몇 밀리미터 떨어져 있으므로 자체 발열량 20°C~40°C에 더해 스위치와의 커플링으로 인한 열을 받습니다. 100ppm/°C의 경우 40°C의 온도 기울기는 감지 전압을 0.4% 변화시킵니다.

루프는 그 변화를 전류 오차로 인식하고 듀티 사이클을 조정하여 이를 보정합니다. 이 보정은 빔에서 루프 대역폭보다 훨씬 낮은 주파수에서 느린 전력 변동으로 나타나므로 루프 자체로는 이를 제거할 수 없습니다.

문제점 3: 보상 커패시터의 값 손실

보상 네트워크는 100pF에서 10nF 용량의 부품을 사용합니다. 해당 위치에 사용된 2등급 세라믹 콘덴서는 DC 바이어스와 온도 변화에 따라 정전 용량이 15%에서 30%까지 손실되는데, 이로 인해 보상기의 영점과 극점이 가까워지고 필요한 주파수에서 마진이 압축됩니다.

X7R 보상 커패시터를 사용하여 제작된 모듈은 현장 샘플의 15%에서 콜드 스타트 ​​시 20kHz의 발진 현상을 보였습니다. 해당 부품은 25°C에서 벤치 테스트 시 정상으로 측정되었으나, 열 사이클 후 고장이 발생했습니다.

문제점 4: 필터 ESL과 장치 정전 용량 사이에 숨겨진 공진

출력 커패시터 ESL은 20MHz에서 60MHz 사이에서 스위치 출력 커패시턴스 및 다이오드 접합 커패시턴스와 공진합니다. 회로도에는 이 공진이 표시되지 않지만, 레이아웃 자체가 공진을 결정합니다.

교차점이 해당 지점에 가까워지면, 설계에서 예상하지 못했던 위상 변화가 발생하고, 어떤 보상 변경으로도 해결할 수 없는 주파수에서 루프가 진동하게 됩니다. 따라서 첫 번째 프로토타입을 측정하기 전까지는 마진을 정확히 알 수 없습니다.

4. 설계 단계

전략 1: 출력단에 1급 콘덴서를 설치합니다.

N4700은 ±5%의 정전 용량 허용 오차, 100kHz에서 5mΩ 미만의 ESR, 그리고 ±30ppm/°C의 온도 계수를 가지므로 출력 극점은 전체 작동 범위에서 설계 값의 ±3% 이내에 유지됩니다.

그러면 보상기는 최악의 경우 드리프트가 아닌 대역폭에 맞춰 조정할 수 있습니다. N4700 출력 뱅크의 부품들을 확인하고 §2.1의 ESR 영점을 점검하십시오. 5mΩ에서 10µF를 사용하면 3.18MHz에 위치하며 크로스오버 주파수보다 높으므로 루프는 이에 의존하지 않아야 합니다.

전략 2: 감지 저항값을 ±15 ppm/°C 범위 내로 유지

정밀하게 사용하세요 후막 저항기 TCR이 ±15 ppm/°C 이상인 제품을 사용하고 스위치가 아닌 방열판에 연결되는 패드에 장착하십시오.

40°C의 온도 구배에서 15ppm/°C의 부품은 0.06%의 이득 오차를 발생시켜 루프 이득을 안정적으로 유지하고 두 번째 문제점인 저주파수 변동을 제거합니다. 샘플링 노드 자체의 경우, HVRGHP 이 부품은 비행기에 가깝게 장착되는 패키지 안에 동일한 TCR을 담고 있습니다.

전략 3: 보상 체계를 고정적으로 유지한다

N4700 재질의 100pF~10nF 보상 커패시터는 모든 바이어스 및 온도 조건에서 ±0.35% 이내의 값을 유지하므로 보상기의 영점과 극점은 설계 당시의 위치에 그대로 유지됩니다.

루프 이득 형태는 생산 제품 전체에 걸쳐 반복되므로, 개별 제품의 측정된 마진보다 훨씬 더 중요합니다. 벤치에서 검증된 마진이 출하 시 적용되는 마진입니다.

전략 4: 고주파 공진을 감쇠시키세요

뱅크 ESL과 장치 커패시턴스 간의 공진을 감쇠시키기 위해 출력단에 1Ω~3Ω 저항과 100nF N4700 커패시터를 직렬로 연결하십시오. 이 회로는 공진 에너지를 흡수하고 해당 주파수 근처에서 루프 이득을 평탄화합니다.

이렇게 하면 고주파 발진을 유발하는 예상치 못한 위상 차이를 제거할 수 있습니다. 감쇠 커패시터는 방사형 리드와 같은 저인덕턴스 형태로 유지하십시오. HVCT8G따라서 감쇠 네트워크는 20MHz 이하에서 자체 공진을 추가하지 않습니다.

전략 5: 해당 위치의 루프를 파악하고 감지 경로를 차단합니다.

디지털 제어기에서 1,000시간마다 작은 교란을 주입하고 루프 이득을 그 자리에서 추정합니다. 여유 마진이 줄어들었다면 보상기 계수를 업데이트합니다. 이렇게 하면 노화가 더 이상 가정이 아닌 측정 가능한 매개변수가 됩니다.

4단자 켈빈 배열로 감지 트레이스를 배선하고, 감지 트레이스와 전원 루프 사이에 접지면을 배치하여 기판의 구리와 자기적 간섭이 측정에 영향을 미치지 않도록 합니다. N4700 부품과 Murata-동일한 크기의 부품은 두 번째 전원이 필요할 때 동일한 루프 이득 형태를 제공합니다.

구성 요소 매개변수	전형적인 가치	시험 조건
정격 전압(HVCT8G 시리즈)	10 kV DC	60초 동안 1.5배속으로 고전압 가열
정전 용량	4700 pF ±20% (472M)	1MHz, 1V rms
1MHz에서의 ESR	50mΩ 미만	-
루프 인덕턴스(E40 코드)	8nH 이하	단자 간격 40mm
절연 저항	500V DC에서 10GΩ 이상	25°C, 상대습도 60%
온도 범위	−40°C ~ +125°C	IEC 60068-2 시리즈
펄스 dv/dt 기능	50kV/µs 이상	정격 전압에서

5. 펌프 제어 루프용 HVC N4700 커패시터

이 노드는 세 가지 필수 요건을 충족해야 합니다. 첫째, 보상기가 예상하는 위치에 극점을 유지하는 정전 용량, 둘째, 영점이 교차점 위에 위치하도록 하는 낮은 ESR, 셋째, 모든 장치가 동일하게 작동하도록 충분히 엄격한 허용 오차입니다. HVC는 동관에 위치한 6,000m² 규모의 자체 공장에서 1kV에서 100kV까지의 N4700(T3M) Class I 부품을 SrTiO3 기반으로 생산합니다.

여기서 중요한 6가지 매개변수

• 온도 계수는 ±30 ppm/°C입니다. 정전 용량은 -55°C에서 +125°C까지 ±0.35% 이내로 유지되어 전력단 극점이 설계값의 ±3% 이내로 유지되고 전체 대역폭을 사용할 수 있습니다.
• 100kHz에서 ESR이 5mΩ 미만일 때 tan δ는 0.1% 이하입니다. ESR 영점은 루프 대역폭 밖인 3MHz 이상에 위치하므로 교차점 부근의 위상 증폭은 장치 간에 차이가 없습니다.
• 허용 오차는 ±5%입니다. 모든 장치는 동일한 루프 이득 형상을 보여주므로, 벤치에서 검증된 위상 여유가 현장에 제공되는 여유와 동일합니다.
• 정격 전압의 1.5배에서 5pC 미만의 부분 방전이 발생합니다. 부분 방전 제어는 커패시턴스와 등가 직렬 저항(ESR)의 변화를 유발하고 수천 시간 동안 안전 마진을 소모하는 내부 침식을 방지합니다.
• DC 바이어스나 노화로 인한 드리프트가 없습니다. 85°C에서 50,000시간 후에도 정전 용량이 2% 이내로 유지되며, 고유 수명은 100,000시간 이상이므로 시운전 시 설정된 보상값이 유효합니다. 1kV에서 100kV까지의 전압 범위를 지원하며, 48V 드라이버부터 800V 직접 다이오드 펌핑 플랫폼까지 적용 가능합니다.
• HVC 부품은 현장 수리 프로그램에서 최고급 브랜드의 제품으로 바로 교체 가능하며, 레이저 OEM 업체에서 새로운 제어 플랫폼에 사용하도록 지정되었습니다. HVC 부품은 Murata의 스크류 타입 및 방사형 리드 고전압 부품의 전기적 특성과 패키지 크기를 그대로 유지합니다.

배송 및 지원

표준 부품은 4~8주, 맞춤형 세트는 6~10주 내에 배송됩니다. HVC 애플리케이션 엔지니어링 팀은 전체 전류 루프에 걸쳐 루프 이득 시뮬레이션, 안정성 검토, 커패시터 매칭 및 부품 선정을 지원합니다.

교차 주파수, 보상기 값, 출력 커패시턴스 및 ESR, 감지 저항 TCR, 부하 범위를 보내주십시오. HVC는 5영업일 이내에 허용 오차 및 드리프트 데이터가 포함된 부품 세트와 2개 샘플 평가 키트를 제공합니다.

6. 자주 묻는 질문

Q1: 드리프트 커패시터는 위상 여유가 얼마나 필요합니까?

출력 커패시터의 용량이 30% 감소하는 동안 등가 직렬 저항(ESR)이 60% 증가하면 전력단 극점이 이동하여 20~25도의 여유 마진이 손실됩니다. 60도로 설정된 회로가 2년 후에는 30도로 변동하게 됩니다. 한계치는 45도이므로 회로는 여유 마진을 모두 소진하게 됩니다.

Q2: 출력 뱅크의 ESR 0은 어디에 위치합니까?

f_ESR = 1 / (2π × C_out × ESR). 10µF 용량과 50mΩ의 전해 콘덴서 ESR을 사용하면 영점은 318kHz가 되어 100kHz 루프에 도움이 됩니다. 5mΩ의 Class I 세라믹 콘덴서를 사용하면 영점이 3.18MHz로 이동하므로 위상 증폭 없이 루프가 크로스오버 주파수에 도달해야 합니다.

Q3: 100ppm/°C 감지 저항이 100kHz 루프를 끊는 이유는 무엇입니까?

자체 게인 오차는 40°C 온도 범위에서 0.4%, 즉 0.05dB로 작습니다. 문제는 감지 항과 출력 극점이 함께 움직이고, 보상 극점과의 결합으로 인해 8~15도의 오차가 발생한다는 것입니다. ±15ppm/°C의 정밀도를 가진 부품을 사용하면 게인 오차를 0.06%로 줄일 수 있습니다.

Q4: 보상 커패시터가 실제로 마진을 변경할 수 있습니까?

네, 보상기의 영점과 극점을 가깝게 이동시키면 됩니다. 클래스 II 부품은 DC 바이어스와 온도 변화에 따라 정전 용량이 15%에서 30%까지 손실되는데, 이로 인해 필요한 부분의 안전 여유가 줄어듭니다. X7R 보상 커패시터를 사용하는 모듈은 현장 샘플의 15%에서 콜드 스타트 ​​시 20kHz의 발진 현상을 보였습니다.

Q5: 20MHz에서 60MHz 사이의 숨겨진 공진은 무엇에 의해 발생하는가?

출력 커패시터 ESL은 스위치 출력 커패시턴스와 다이오드 접합 커패시턴스와 공진합니다. 회로 설계상 해당 주파수가 정해져 있으므로 회로도에는 표시되지 않습니다. 1Ω~3Ω 저항과 100nF 커패시터를 직렬로 연결하여 감쇠시키고, 크로스오버 주파수는 해당 주파수보다 훨씬 낮게 유지하십시오.

Q6: 2년 후에도 마진이 그대로 유지되고 있는지 어떻게 알 수 있나요?

루프 이득을 현장에서 추정합니다. 1,000시간마다 디지털 컨트롤러에서 작은 교란을 주입하고, 교차점과 위상을 측정하여 여유가 감소한 경우 보상기 계수를 업데이트합니다. 이렇게 하면 노화를 가정이 아닌 측정 가능한 매개변수로 만들 수 있습니다.

7. 참조

1. E. 쿠펠, WS 쟁글, J. 쿠펠, 고전압 공학 기초, 제2판, 뉴네스, 2000.
2. N. 모한, TM 언델랜드, WP 로빈스, 전력 전자공학: 컨버터, 응용 분야 및 설계, 3판, Wiley, 2003.
3. MIL-HDBK-217F 공지 2, 전자 장비의 신뢰성 예측, 1995.
4. IEC 60384-1:2018, 전자 장비용 고정 콘덴서 — 1부: 일반 사양.
5. SOPIPM 시리즈 응용 노트 — 3.1.6 스너버 회로미쓰비시 일렉트릭, https://www.mitsubishielectric.com/semiconductors/powerdevices/application_notes/SOPIPM_e.pdf .
6. H. Nakao, Y. Yonezawa, T. Sugawara, Y. Nakashima 및 F. Kurokawa, 디지털 제어 SMPS 고장 예측을 위한 전해 콘덴서 열화의 온라인 평가 방법, IEEE 전력 전자학 저널, 제33권, 제3호, 2552-2558쪽, 2018. https://doi.org/10.1109/tpel.2017.2691048.
7. GB/T 6346.1-2024, 电子设备用固定电容器 第1 부분 : 总规范 (전자 장비에 사용되는 고정 커패시터 – 파트 1: 일반 사양). 베이징: 國家市场监督管理总局, 2024.
8. D. Li, Y. Zhong, X. Zhou 및 G. Zhai, 위상장을 이용한 다층 세라믹 커패시터 파괴 분석 방법, IEEE 부품, 포장 및 제조 기술 거래, 제14권, 제2호, 2024년, 211-220쪽. https://doi.org/10.1109/tcpmt.2024.3359598.
9. X와 Y 안전 커패시터 응용 분야: 가상 원탁 토론회 (1부/2부) (E. Drehmer, TDK Electronics 및 D. West, AVX와 함께), Power Electronic Tips, 2020년 10월 15일, https://www.powerelectronictips.com/x-and-y-safety-capacitor-applications-virtual-roundtable-part-1-of-2/ .
10. HVC 애플리케이션 엔지니어링 팀, 고전압 세라믹 커패시터 기술 자료, https://www.hv-caps.com