보안 CT 프런트 엔드: 고전압 LC 필터 커패시터

보안 CT 프런트 엔드: 고전압 LC 필터 커패시터

추상

보안용 CT 검출기는 매우 낮은 신호 레벨에서 작동하며, 검출기에 전원을 공급하는 고전압(HV) 전원은 광대역 잡음을 발생시킵니다. 이 잡음은 전도, 방사 및 결합을 통해 검출기에 도달하여 잡음 레벨을 높이고 자동 인식을 잘못된 판단으로 이끌 수 있습니다. 본 논문에서는 LC 필터의 전달 함수, 삽입 손실 목표, 자기 공진 규칙 및 6가지 필터링 전략을 제시합니다.

1. 소개

보안 CT 스캐너는 밀집되고 뒤섞인 수하물 속에서 빠른 속도로 위협 요소를 찾아내야 합니다. 따라서 검출기 프런트 엔드는 매우 낮은 신호 레벨에서도 작동하며, 작업자는 단 한 번의 스캔으로 선명한 이미지를 기대합니다. 노이즈가 1밀리볼트라도 증가하면 해상도와 대비가 저하됩니다.

진공관을 구동하는 동일한 고전압 전원 공급 장치는 광대역 잡음도 발생시킵니다. 스위칭 소자, 정류 다이오드펄스 변압기는 빠른 에지를 생성하며, 잡음은 수십 킬로헤르츠에서 수백 메가헤르츠에 이르는 주파수 범위를 가집니다. 이 잡음은 케이블을 통한 전도, 캐비닛을 통한 방사, 그리고 신호 경로와의 근접장 결합을 통해 검출기에 도달합니다.

고전압 측 필터링은 노이즈가 기기 전체로 확산되기 전에 작용하기 때문에 노이즈를 차단하는 첫 번째 단계입니다. 이 필터의 커패시터는 각 주파수에서 임피던스를 설정합니다. 따라서 커패시터의 ESR, ESL 및 전압 안정성이 필터의 최대 감쇠량을 결정합니다.

이 글에서는 보안 CT 스캐너의 고전압 측 필터에 대한 결합 경로, LC 전달 함수 및 삽입 손실, 세 가지 간섭 위험, 여섯 가지 필터링 전략, 그리고 커패시터 값을 다룹니다.

2. 핵심 메커니즘

2.1 보안 CT 스캐너의 소음 발생원

고전압 전원 공급 장치의 스위치, 정류 다이오드 및 펄스 변압기는 각 스위칭 이벤트 동안 급격한 dv/dt 및 di/dt 변화를 발생시킵니다. 그 결과 생성되는 잡음 스펙트럼은 스위칭 기본 주파수와 풍부한 고차 고조파를 포함하며, 수십 킬로헤르츠에서 수백 메가헤르츠에 이르는 넓은 대역에 걸쳐 검출기를 위협합니다.

전도성 잡음은 고전압 케이블과 접지 귀환선을 따라 전파됩니다. 방사성 잡음은 이음매와 케이블 글랜드를 통해 캐비닛 밖으로 빠져나갑니다. 근거리장 결합은 회로 배치상의 작은 루프를 통해 검출기 보드에 도달합니다. 각 경로마다 별도의 처리가 필요합니다.

2.2 LC 저역 통과 전송 및 차단

고전압 측의 저역 통과 LC 네트워크는 전도성 잡음을 억제합니다. 한 단의 전달 함수는 다음과 같습니다.

H(s) = 1 / (1 + s² · L · C)

여기서 H(s)는 전달 함수, s는 복소 주파수 변수, L은 필터 인덕턴스, C는 필터 커패시턴스입니다. 이 네트워크는 직류 고전압을 통과시키고 코너 주파수 이상의 잡음을 감쇠시킵니다.

해당 코너는 차단 주파수에 위치합니다.

f_c = 1 / (2π · √(L · C))

여기서 f_c는 차단 주파수, L은 인덕턴스, C는 커패시턴스입니다. f_c 미만의 신호는 거의 변화 없이 통과하고, f_c 이상의 신호는 한 단계당 40dB씩 감쇠됩니다. 보안 CT 스캐너의 경우, f_c를 스위칭 주파수의 1/10 미만으로 설정해야 합니다. 100kHz 스위칭의 경우, f_c를 10kHz 미만으로 유지해야 하며, 이를 위해서는 이러한 인덕턴스에 대해 2.5µF 이상의 C1이 필요합니다.

2.3 삽입 손실 및 감쇠 목표

삽입 손실은 필터가 특정 주파수에서 신호를 얼마나 감소시키는지를 측정하는 값입니다. 이는 필터가 있을 때와 없을 때의 출력 전압을 비교합니다.

IL(dB) = 20 · log10(V_in / V_out)

여기서 IL은 데시벨 단위의 삽입 손실이고, V_in은 필터가 없을 때의 전압, V_out은 필터가 있을 때의 전압입니다. 보안 CT 필터는 일반적으로 억제 대역에서 40~80dB의 감쇠율이 필요하며, 2단 네트워크는 60dB 이상의 감쇠율을 달성할 수 있습니다.

커패시터가 유도성 또는 저항성을 띠게 되면 삽입 손실이 급격히 감소합니다. 높은 ESR은 감쇠 한계를 제한하고, 높은 ESL은 유효 대역을 낮춥니다. 따라서 필터 성능의 상한선을 결정하는 것은 코일 값이 아니라 커패시터의 선택입니다.

2.4 필터 커패시터의 자체 공진

실제 커패시터는 직렬 LC 회로처럼 동작하므로 자체 공진 주파수 이상에서는 유도성 커패시터가 됩니다. 그러면 감쇠 효과가 사라집니다.

f_sr = 1 / (2π · √(ESL · C))

여기서 f_sr은 자체 공진 주파수, ESL은 등가 직렬 인덕턴스, C는 커패시턴스입니다. 5nH의 ESL을 갖는 1nF 커패시터는 71MHz 근처에서 공진합니다. f_sr은 잡음 억제 대역의 상단보다 높아야 합니다. 그렇지 않으면 커패시터가 잡음이 가장 강한 지점에서 필터링 기능을 멈추게 됩니다.

그림 1 — 1단계는 10년마다 40dB씩 감소하고 2단계는 80dB씩 감소하지만, 출력 커패시터는 71MHz 자체 공진 주파수 이상에서는 필터링 기능을 멈춥니다.

3. 엔지니어링 문제점

문제점 1: 높아진 노이즈 플로어는 해결 비용을 증가시킵니다.

검출기 프런트 엔드에 도달하는 고전압 스위칭 노이즈가 원하는 신호에 더해집니다. 이로 인해 신호의 최저값이 수 밀리볼트에서 수십 밀리볼트까지 상승하는데, 고감도 검출기의 경우 이는 수십에서 수백 단계의 분해능 손실에 해당합니다. 따라서 미세한 물체는 노이즈에 묻혀 검출되지 않습니다.

탐지 능력에 미치는 영향은 측정 가능합니다. 테스트 데이터에 따르면 노이즈 플로어가 1mV 증가할 때마다 두께 1mm 미만의 강판 탐지 확률이 2~5% 감소하는 것으로 나타났습니다. 이 값은 실험실 환경에서는 작지만 실제 검사 현장에서는 큰 차이를 보입니다.

두 번째 문제점: 자동 인식 오류

최신 보안 CT는 위협 탐지를 위해 딥러닝 모델을 사용합니다. 이러한 모델은 노이즈가 적은 이미지로 학습되므로, 실제 운영 환경의 노이즈가 학습 데이터와 다르면 정확도가 떨어집니다. 그 결과, 평범한 물체를 위협으로 오탐지하거나 실제 위협을 놓치는 오분류가 발생합니다.

두 오류 모두 비용을 수반합니다. 오탐지는 수동 재확인을 추가하여 차선 진행 속도를 늦추고, 미탐지는 보안 실패로 이어집니다. 고전압(HV) 측의 노이즈 제어는 모델을 재학습시키지 않고도 알고리즘을 지원합니다.

문제점 3: 접지 및 차폐 결함

필터 커패시터의 접지 귀환선이 길거나 신호 접지와 귀환선을 공유하면 검출기에 접지 루프 노이즈가 발생합니다. 양쪽 끝이 접지된 차폐선은 루프를 형성하여 순환 전류를 흐르게 합니다. 접지되지 않은 차폐선은 차폐 기능을 하지 못하고 오히려 전파를 방사합니다.

다채널 검출기 시스템은 고장 원인을 찾기 어렵게 만듭니다. 접지 루프 노이즈가 채널 간에 결합되어 교정 오류처럼 보이는 체계적인 오프셋을 생성합니다. 하나의 접지 경로를 신중하게 배치하면 이러한 두 가지 증상을 모두 제거할 수 있습니다.

4. 설계 단계

전략 1: 고전압 측에 2단 필터 네트워크를 사용합니다.

두 개의 커패시터와 하나의 인덕터를 사용하여 π 또는 T자형 회로를 구성합니다. 앞쪽 커패시터는 저주파 리플을 필터링하고, 뒤쪽 커패시터는 고주파 노이즈를 처리합니다. 일반적인 구성은 C1 = 1–10 nF, L = 10–100 µH, C2 = 100 pF–1 nF입니다.

두 단계 모두 60dB 이상의 삽입 손실을 발생시킵니다. 케이블이 필터가 작동하기 전에 신호를 방사하지 않도록, 고주파 단계를 가능한 한 노이즈 발생원에 가깝게 배치하십시오.

전략 2: 낮은 ESL, 낮은 DF를 갖는 고전압 세라믹 커패시터를 선택합니다.

N4700 고전압 세라믹 커패시터는 나노헨리 수준의 낮은 ESL(전자기장 손실)을 갖는 저인덕턴스 패키징을 사용합니다. 이는 넓은 대역에 걸쳐 낮은 임피던스를 유지하고 자체 공진 주파수를 잡음 범위 이상으로 높입니다.

유효 소산 계수를 0.15% 미만으로 유지하십시오. 낮은 소산 계수는 필터의 발열을 방지하고, 낮은 온도의 커패시터는 장시간 시프트 동안 정전 용량과 차단 주파수를 유지합니다.

전략 3: 지형과 복귀 경로를 장악하라

고전압 필터 커패시터를 섀시에 연결할 때는 가능한 가장 짧고 넓은 접지면을 이용하십시오. 신호 접지와 공유하는 좁은 트레이스는 피해야 합니다. 공유 리턴 트레이스를 통해 스위칭 전류가 검출기 경로로 되돌아가기 때문입니다.

회로 배치에 따라 스타 접지 또는 분할 접지를 사용하고 접지 임피던스를 밀리옴 범위로 유지하십시오. 낮은 접지 임피던스는 필터를 고주파 노이즈에 대한 저임피던스 흡수 장치로 만들어 줍니다.

전략 4: 차폐 및 격리 추가

고전압 전원과 검출기 사이에 금속 칸막이를 설치하고, 고전압 배선은 차폐 케이블을 사용하여 연결하십시오. 각 차폐층은 한 지점에서 접지하여 순환 전류가 흐르지 않도록 하십시오.

매우 민감한 프런트 엔드의 경우, 검출기 보드 주변에 패러데이 케이지를 설치하면 방사 결합을 더욱 줄일 수 있습니다. 케이블 글랜드와 캐비닛 이음새를 밀봉해야 하는데, 좁은 틈을 통해서도 고주파 에너지가 통과할 수 있기 때문입니다.

전략 5: 스너버를 사용하여 스위칭 에지 속도를 늦춘다

각 고전압 스위치에 RCD 스너버를 설치하십시오. 스너버는 다음으로 제작됩니다. HVR-BSP 저항기 등급 그리고 N4700 커패시터를 사용합니다. 스너버는 소스에서 dv/dt를 줄여주므로 필터로 유입되는 노이즈가 처음부터 줄어듭니다.

스위칭 속도를 적당히 줄이면 스위칭 손실이 약간 증가하는 대신 전도성 및 방사성 잡음이 크게 줄어듭니다. 이러한 절충은 전체 캐비닛이 검출기와 연결되는 고전압(HV) 단계에서는 감수할 만한 가치가 있습니다.

전략 6: 규정 준수 전 EMC 테스트를 조기에 실시하십시오.

개발 과정에서 전도 방출 및 방사 방출 사전 테스트를 실행하여 제한값을 초과하는 주파수를 찾으십시오. 해당 주파수에 맞춰 필터 값을 조정한 후 테스트를 반복하십시오.

대량 생산 전에 CISPR 11 또는 이와 동등한 표준에 따라 공식적인 EMC 테스트를 완료하십시오. 각 발견 사항에 대한 수정 사항이 포함된 문제 목록을 작성하여 다음 설계가 측정 데이터를 기반으로 시작될 수 있도록 하십시오.

구성 요소 매개변수	전형적인 가치	시험 조건
정격 전압(HVCT8G 시리즈)	10 kV DC	60초 동안 1.5배속으로 고온 가열합니다.
정전 용량	4700 pF ±20% (472M)	1MHz, 1V 실효값.
1MHz에서의 ESR	50mΩ 미만	25°C를 기준으로 합니다.
루프 인덕턴스(E40 코드)	8nH 이하	단자 간격 40mm.
절연 저항	500V DC에서 10GΩ 이상	25°C, 상대습도 60%.
온도 범위	−40°C ~ +125°C	IEC 60068-2 시리즈.
펄스 dv/dt 기능	50kV/µs 이상	정격 전압에서.

5. 고전압 측 EMI 필터용 HVC 커패시터

필터 커패시터는 낮은 인덕턴스, 낮은 손실, 그리고 동작 전압에서 일정한 값을 유지하는 특성을 가져야 합니다. HVC는 동관에 위치한 6,000m² 규모의 자체 공장에서 1kV에서 150kV에 이르는 정격 용량의 N4700 부품을 생산하며, 이 모든 조건을 충족합니다.

HVC는 또한 공급합니다. 고속 복구 고전압 다이오드 정류 단계의 경우, 스너버, 필터 네트워크 및 정류기는 모두 한 공급업체에서 제공됩니다.

여기서 중요한 6가지 매개변수

• 낮은 ESL. 패키지와 리드 레이아웃 덕분에 ESL이 나노헨리 수준으로 낮아져 수백 메가헤르츠까지 커패시터 임피던스가 낮게 유지됩니다.
• DF_eff가 0.15% 미만입니다. 손실이 적으면 필터가 과열되지 않으므로 장시간 교대 근무 동안 정전 용량과 차단 주파수가 일정하게 유지됩니다.
• 전압 계수가 일정합니다. N4700 Class I 유전체는 전체 작동 전압 범위에서 정전 용량을 유지하므로 차단 주파수는 kV 설정에 따라 변하지 않습니다.
• 부분방전(PD)이 5pC 이하입니다. 낮은 부분방전 한계는 필터 커패시터 자체가 고전압에서 노이즈 발생원이 되는 것을 방지합니다.
• 저항 샘플링 및 등급 분류. HVRGHP 샘플링 저항기 피드백 분배기를 덮고, 동일한 제품군이 배출구 및 방전 위치를 덮습니다.
• 최상위 브랜드와의 상호 참조. HVC 부품은 전기적 값과 일치합니다. 쉐이 HVCC, KEMET 방사형 리드, Murata DHS/DHR 및 TDK UHV/FHV는 EMC 개조 시간을 단축시켜 줍니다.

배송 및 지원

표준 부품 및 나사 단자 손잡이 커패시터 제품 배송은 4~8주, 저 ESL 필터 세트는 6~10주 내에 완료됩니다. HVC 애플리케이션 엔지니어링팀은 필터 토폴로지 검토, 차단 주파수 및 삽입 손실 목표 설정, 스너버 선택을 지원합니다.

스위칭 주파수, 고전압 버스 전압, 억제해야 하는 노이즈 대역 및 보드 공간을 보내주십시오. HVC는 5영업일 이내에 부품 번호, 대역 전체의 ESL 및 ESR 데이터가 포함된 커패시터 매칭 시트와 2개 샘플 평가 키트를 제공합니다.

6. 자주 묻는 질문

Q1: 고전압 측 EMI 필터의 차단 주파수는 어떻게 설정하나요?

f_c = 1 / (2π · √(L · C)) 공식을 사용하고, 코너 주파수를 스위칭 주파수의 1/10 아래에 배치합니다. 100kHz 스위칭 시에는 f_c를 10kHz 미만으로 유지해야 합니다. 그러면 한 단계는 10배당 40dB씩 감쇠하고, 두 단계는 코너 주파수 이상에서 그 기울기를 두 배로 늘려 10배당 80dB씩 감쇠합니다.

Q2: 보안 CT 검출기에 필요한 삽입 손실은 얼마입니까?

목표 감쇠율은 억제 대역 내에서 40~80dB입니다. 단일 스테이지로는 해당 범위의 상한선에 도달하기 어려우므로, 두 스테이지를 사용하고 계산값이 아닌 측정된 감쇠값을 확인하십시오. 삽입 손실은 소스 및 부하 임피던스에도 영향을 받으므로 실제 케이블 하네스를 사용한 벤치 테스트가 가장 신뢰할 수 있는 검증 방법입니다.

Q3: 커패시터 ESL이 고주파 감쇠를 제한하는 이유는 무엇입니까?

자기공진 주파수 이상에서는 커패시터가 인덕터처럼 동작하며 임피던스가 주파수에 따라 증가합니다. 5nH의 ESL을 갖는 1nF 커패시터는 71MHz 부근에서 공진하고 그 이상에서는 필터링 기능을 멈춥니다. ESL이 낮은 패키지를 선택하고 리드 길이를 짧게 유지하여 f_sr이 노이즈 대역 이상에 있도록 하십시오.

Q4: 검출기 프런트엔드는 어느 정도의 노이즈를 견딜 수 있습니까?

노이즈 플로어가 낮은 밀리볼트(mV) 범위 내에 유지될 정도로 충분히 낮게 설정해야 합니다. 노이즈 플로어가 1mV 상승하면 1mm 미만의 강철 검출 확률이 2~5% 감소합니다. 노이즈 플로어를 학습 데이터에 사용된 값으로 고정하고, 최고 kV 및 최고 관전류에서 검증해야 합니다.

Q5: 필터 커패시터는 어디에 접지해야 합니까?

섀시로의 연결은 가장 짧고 넓은 저임피던스 경로를 통해 이루어져야 합니다. 신호 접지와 리턴 경로를 공유하지 말고, 접지 임피던스는 밀리옴 범위로 유지하십시오. 리턴 경로가 길거나 공유될 경우 접지 경로가 안테나 역할을 하여 스위칭 전류가 검파기 배선으로 역류하게 됩니다.

Q6: 스너버가 출력 필터를 대체할 수 있습니까?

아니요. 스너버는 스위치에서 dv/dt를 줄여 발생하는 노이즈를 낮추고, 필터는 고전압 경로를 따라 전달되는 노이즈를 제거합니다. 둘 다 필요합니다. 스너버만으로는 스위칭 고조파가 케이블에 남게 되고, 필터만으로는 감쇠할 수 있는 것보다 더 넓은 스펙트럼을 흡수해야 합니다.

7. 참조

1. IEC 60601-1:2005+AMD1:2012, 의료용 전기 장비 — 제1부: 기본 안전 및 필수 성능에 대한 일반 요구 사항제네바: IEC, 2012.
2. IEC 60601-2-54, 의료용 전기 장비 — 제2-54부: 방사선 촬영 및 방사선 투시용 X선 장비의 기본 안전 및 필수 성능에 대한 특정 요구 사항제네바: IEC, 2018.
3. IEC 60384-8, 전자 장비용 고정 커패시터 — 제8부: 세라믹 유전체 고정 커패시터, 1등급제네바: IEC, 2015.
4. IEC 60270, 고전압 시험 기술 — 부분 방전 측정제네바: IEC, 2015.
5. Erickson, RW 및 Maksimović, D., 전력 전자공학의 기초, 3판. Cham: Springer, 2020.
6. 모한, N., 운델란드, TM, 및 로빈스, WP, 전력 전자공학: 컨버터, 응용 분야 및 설계, 3판. 호보켄, 뉴저지: 와일리, 2003.
7. FD 키퍼른도르프, M. 포스터, TA 리포, PAM/PWM 컨버터를 이용한 DC 버스 커패시터 리플 전류 감소IEEE 산업 응용 저널(IEEE Transactions on Industry Applications), 제40권, 제2호, 607-614쪽, 2004. https://doi.org/10.1109/tia.2004.824495
8. 아크 시즌 및 보드 디자인 관찰 (고전압 아크, 자속 잔류물 및 배치에 관한 기술 노트), Johanson Dielectrics, Inc., https://www.johansondielectrics.com/docs/3939/arc-season-and-board-design-observations.pdf .
9. 진케, O., 및 자이터, H., Widerstände, Kondensatoren, Spulen 및 ihre Werkstoffe, 2. Aufl. 베를린: 스프링거, 1982.
10. IEC 61326-1:2020, 측정, 제어 및 실험실용 전기 장비 – EMC 요구사항 – 제1부: 일반 요구사항, 제3.0판. 제네바: 국제전기기술위원회, 2020.
11. IEC 61000-4-4:2012, 전자파 적합성(EMC) – 4-4부: 테스트 및 측정 기술 – 전기적 빠른 과도/버스트 내성 테스트, 제3.0판. 제네바: 국제전기기술위원회, 2012.
12. HVC 애플리케이션 엔지니어링 팀, 고전압 세라믹 커패시터 기술 자료, https://www.hv-caps.com