UV 램프 고전압 트리거 회로용 다이오드 클램프 설계

UV 램프 고전압 트리거 회로용 다이오드 클램프 설계

추상

UV 경화 램프의 트리거 단계는 200~500kHz의 주파수로 링잉 현상을 일으키며, 스위치가 꺼질 때 누설 에너지를 스위치로 반사합니다. 이 글에서는 500V, 40A 트리거 1차 회로에 대한 클램프 연산, 즉 커패시터가 흡수해야 하는 펄스당 1.6mJ의 에너지, 1.1kV의 클램프 레벨, 166ns의 코어 리셋 시간, 그리고 결합형 다이오드-커패시터-스위치 설계가 방지하는 네 가지 현장 고장 모드에 대해 설명합니다.

1. 소개

수은 UV 램프는 아크가 발생하기 전에 이온화 펄스 버스트가 필요합니다. 트리거 변압기는 200~500kHz 주파수에서 8~15kV의 전압을 공급합니다. 각 펄스는 1차 회로의 보호되지 않은 각 노드에 스트레스를 가합니다.

현장 엔지니어는 고장 발생 후 클램프 다이오드, 스너버 커패시터 및 스위치를 세트로 교체합니다. 이 세 부품은 하나의 결합 루프처럼 작동합니다. 다이오드 복구 기능은 전류를 주입하고, 커패시터 임피던스는 스파이크를 완화하며, 루프 인덕턴스는 스위치에 걸리는 전압 크기를 결정합니다.

100,000만 회 시동에도 작동하는 트리거 네트워크는 3,000천 회 시동에서 고장나는 트리거 네트워크와 루프 설계 방식에서 차이가 있습니다. 클램프는 반사된 오버슈트를 포착하여 변압기 코어를 재설정하고 스위칭 장치의 전압을 제한합니다.

이 글에서는 클램프에 대한 계산법, 네 가지 현장 고장 모드, 다이오드 및 커패시터 선택 규칙, 그리고 잔류 스파이크를 클램프 전압의 1/10 근처로 유지하는 레이아웃 한계에 대해 설명합니다.

2. 핵심 메커니즘

2.1 최대 전류 및 누설 에너지

스위치가 작동하는 동안 1차 전류는 0에서부터 점진적으로 증가합니다. 최대 전류는 모선 전압, 작동 시간 및 1차 인덕턴스를 따릅니다.

I_pk = V_bus × t_on / L_p

여기서 I_pk는 최대 1차 전류, V_bus는 DC 버스 전압, t_on은 스위치 온타임, L_p는 1차 자화 인덕턴스입니다. 버스 전압 500V, 온타임 1µs, L_p = 12.5µH일 때 최대 전류는 40A에 도달합니다.

램프는 대부분의 에너지를 누설 인덕턴스에 저장하고, 코어에는 아주 작은 부분만 저장합니다. 이 에너지는 전원이 꺼질 때 회로에서 빠져나가야 합니다.

E_clamp = 0.5 × L_k × I_pk²

여기서 E_clamp는 클램프가 펄스당 흡수하는 에너지이고, L_k는 1차측에 대한 누설 인덕턴스이며, I_pk는 1차측 최대 전류입니다. L_k = 2 µH, I_pk = 40 A일 때, 클램프는 펄스당 1.6 mJ의 에너지를 흡수합니다.

2.2 클램프 전압 및 스위치 정격

전원이 꺼지면 1차 전압은 버스 전압에 클램프 레벨을 더한 값으로 급격히 상승합니다. 이 레벨은 누설 전류비와 결합 계수를 따릅니다.

V_clamp ≈ V_bus × √(L_p / L_k) × k

여기서 V_clamp는 클램프 전압이고 k는 결합 계수입니다. k = 0.9일 때 클램프 전압은 약 1.1kV에서 안정화되는데, 이는 1.7kV 스위치 정격의 65%에 해당하며 70~80% 설계 한계 범위 내에 있습니다.

클램프가 없을 때 동일한 1.6mJ의 피크가 노드 커패시턴스를 따라 나타납니다. 클램프가 없는 경우의 피크는 저장된 에너지와 노드 커패시턴스를 따릅니다.

V_spike = √(2 × E_clamp / C_node)

여기서 V_spike는 클램핑되지 않은 피크, E_clamp는 펄스당 누설 에너지, C_node는 드레인 노드의 총 정전 용량입니다. 1.4 nF의 노드 정전 용량에 대해 1.6 mJ의 에너지가 1.51 kV로 진동하는데, 이는 600 V 장치의 정격보다 2.5배 높은 값입니다.

2.3 재설정 시간 및 펄스 주기

다이오드 차단 후, 충전된 클램프 커패시터는 1차 코일을 통해 방전되어 코어 자속을 0으로 되돌립니다. 리셋 동작은 LC 회로의 1/4 주기와 같습니다.

τ_reset = √(L_p × C_c)

여기서 τ_reset은 리셋 시간 상수, L_p는 1차 인덕턴스, C_c는 클램프 커패시턴스입니다. 2.2 nF 커패시터는 12.5 µH 1차 인덕터를 166 ns 만에 리셋합니다. 500 kHz에서의 펄스 주기는 2 µs이므로 코어는 12배의 여유를 두고 0으로 복귀합니다.

리셋 요구 사항은 커패시터 값에도 제한을 두는데, 과도하게 큰 부품은 다음 전압 상승 속도를 늦추기 때문입니다.

C_c ≤ 1 / (π² × f_trig² × L_p × k_reset²)

여기서 C_c는 최대 클램프 커패시턴스, f_trig는 트리거 주파수, k_reset는 리셋 마진 계수입니다. 500kHz 및 L_p = 12.5µH에서 최대값은 32nF이므로 2.2nF 부품은 이 값보다 15배 낮습니다.

2.4 다이오드 복구 및 잔류 스파이크

느린 클램프 다이오드는 역회복 구간 동안 전류를 통과시킵니다. 그러면 회복 전하가 클램프 루프를 순환하면서 클램프 전압에 스파이크를 추가합니다.

ΔV_res ≈ L_loop × di/dt

여기서 ΔV_res는 잔류 스파이크, L_loop는 클램프 루프 인덕턴스, di/dt는 복구 또는 정류율입니다. 클램프 루프의 트레이스는 cm당 8~10 nH의 인덕턴스를 추가하고, 변압기 누설 전류는 2 µH를 추가합니다. 500 A/µs에서 누설 전류만으로도 1 kV에 도달합니다. 회로 설계는 마지막 수십 볼트만 조정하지만, 이 볼트 차이가 장치의 안전 여유를 결정합니다.

그림 1 — 클램프 다이오드와 2.2nF 클래스 I 커패시터는 펄스당 1.6mJ의 에너지를 흡수하고, 12.5µH 1차 커패시터를 166ns 내에 재설정하며, 스위치를 1.1kV로 유지합니다.

3. 엔지니어링 문제점

문제점 1: 핵심 기능이 포화 상태에 이르러 더 이상 작동하지 않습니다.

클램프 커패시터 용량이 과도하게 크면 자화 전류가 펄스 사이에서 0으로 감소하지 않습니다. 자속 편향이 펄스마다 누적됩니다. 수천 번의 시동 시도 후 코어가 포화되고 1차 인덕턴스가 12.5µH에서 벗어나며 2차 펄스가 램프 항복 임계값 아래로 떨어집니다.

컨트롤러는 여전히 작동 명령을 내리지만 램프는 켜지지 않고, 몇 시간 동안의 문제 해결 끝에야 고장 원인이 발견됩니다.

두 번째 문제점: 차단되지 않은 누출로 인해 스위칭 장치가 손상됩니다.

500V 버스 전압, 2µH의 누설 전류, 40A의 피크 전류에서 반사 스파이크는 약 1.5kV에 도달합니다. 이는 600V 정격 장치의 2.5배에 해당합니다. 이 경우 장치가 단락되어 고장 나고, 대개 게이트 드라이버까지 함께 손상됩니다.

고장이 간헐적으로 나타나는 이유는 램프에서 처음 아크가 발생하는 펄스에 따라 달라지기 때문입니다.

문제점 3: 다이오드 복구 속도가 느려서 스위치가 오작동합니다.

클램프 위치에 있는 표준 정류기는 역회복 중에 도통되어 반사된 펄스를 단락시킵니다. 이로 인해 장치가 과열되거나, 회복 스파이크가 게이트 드라이브에 유입되어 스위치가 오작동합니다. 결과적으로 점화가 불규칙해지고 디지털 컨트롤러를 방해하는 EMI 버스트가 발생합니다.

10kV 출력 경로를 처리하는 2CL 정류기 스택의 복구 시간은 1µs 미만입니다. 이 부품은 50ns 미만의 복구 시간이 요구되는 클램프 위치에 적합하지 않습니다.

문제점 4: 콘덴서 발열 및 부분 방전으로 인한 침식

클램프 커패시터는 트리거 속도에서 1.6mJ의 에너지를 흡수하며, 이는 1kHz에서 평균 1.6W의 전력 소모에 해당합니다. 높은 tanδ 값을 갖는 유전체는 캐비닛 내부에서 고온으로 작동합니다. 부분 방전 개시 전압이 한계치에 가까운 부품은 수십만 번의 펄스에 걸쳐 마모되어 트래킹 오류가 발생하며, 이 과정에서 클램프 다이오드까지 손상되는 경우가 많습니다.

4. 설계 단계

전략 1: 커패시터 값보다 먼저 클램프 전압 제한을 설정합니다.

스위치 정격의 70~80%에서 V_clamp를 선택하십시오. 1.7kV 장치의 경우 1.19~1.36kV를 허용하며, 2.2절에서 계산된 1.1kV는 여유를 두고 적합합니다.

그런 다음 2.3절의 재설정 기준에서 C_c 크기를 결정합니다. 2.2nF 부품은 2µs 주기에 대해 166ns의 재설정 시간을 제공하며 32nF 상한선보다 15배 낮습니다.

전략 2: 애벌랜치 정격의 고속 복구 다이오드 사용

t_rr을 50ns 미만으로 지정하여 복구 전하가 클램프 루프에 들어가지 않도록 합니다. 간헐적으로 발생하는 클램프되지 않은 스파이크가 다이오드 본체에 흡수되도록 애벌랜치 정격 부품을 선택합니다. 2.1절에서 계산한 40A에 대해 반복적인 피크 순방향 전류를 검증합니다.

전략 3: 클램프 다이오드 양단에 낮은 ESL 클래스 I 커패시터를 연결합니다.

지정 세라믹 디스크 커패시터 N4700(T3M) 스트론튬 티타네이트 유전체를 사용하며, tanδ는 0.1% 미만이고 정격 전압의 1.2배에서 부분 방전은 5pC 미만입니다. 낮은 손실 덕분에 1.6W의 스너버 소산 전력이 본체 온도를 상승시키지 않습니다.

부품 크기를 정할 때 §2.4에서 발생하는 잔류 스파이크가 V_clamp의 10% 미만으로 유지되도록 하십시오. 짧은 내부 전극 경로는 ESL을 낮게 유지하므로 긴 축 방향 리드보다는 디스크 및 나사 단자 구조가 유리합니다. 필름 콘덴서 반전 허용 오차가 낮은 것이 이 노드에서는 더 약한 선택입니다. 왜냐하면 클램프 분기는 매 주기마다 반사된 펄스를 보기 때문입니다.

전략 4: 클램프 고리를 2cm² 미만으로 잡으십시오.

트레이스 1cm당 8~10nH의 역률이 추가됩니다. 500A/µs에서 10nH의 트레이스 역률은 5V의 전압을 발생시키고, 2µH의 변압기 누설 전류는 1kV의 전압을 발생시킵니다. 루프 면적은 나머지 설계 요소로는 복구할 수 없는 트레이스 역률을 결정합니다.

클램프를 놓으세요 빠른 회복 다이오드와 커패시터는 스위치로부터 2cm² 이내의 기판 동일면에 설치하십시오. 귀환선은 순방향선 바로 아래로 지나가도록 하십시오.

전략 5: 벤치에서 리셋 및 수명 기간 입증

시제품 검증 중 다음 트리거 펄스가 시작되는 순간 변압기 1차 전류를 측정하십시오. 전류는 반드시 0에서 시작해야 합니다. 잔류 전류가 있는 경우 리셋이 불완전한 것이므로 C_c 값을 줄여야 합니다.

그다음 1kHz의 최대 트리거 속도로 100,000만 번의 시동 사이클을 실행하고 클램프 다이오드와 커패시터 본체의 온도를 기록합니다. 두 온도 모두 정격 범위 내에 유지될 때만 설계를 승인합니다.

구성 요소 매개변수	전형적인 가치	시험 조건
반복적인 피크 역전압	10kV VRRM	2CL 시리즈, 25°C
평균 순방향 전류	0.8 A IF(AV)	직사각형파, Tc ≤ 85 °C
순방향 서지 전류	100ms에서 8.3A	단일 서지, IFSM
역 회복 시간	1 µs 미만 trr	연성 회복 등급
접합 커패시턴스	25 pF (일반적인 값)	VR = 4kV, 1MHz
작동 온도	−55°C ~ +125°C	티제이 맥스
누설 전류	VRRM에서 5mA 미만	25°C, 최고 등급

5. UV 트리거 클램프용 HVC N4700 콘덴서

이 노드에서 N4700을 선택하는 데에는 세 가지 핵심 요건이 있습니다. 첫째, 캐비닛 온도 변화에 따른 정전 용량 변화가 없어야 하고, 둘째, 펄스당 1.6mJ의 에너지를 흡수하면서 손실이 적어야 하며, 셋째, 수백만 번의 점화에도 견딜 수 있는 부분 방전 여유가 있어야 합니다. HVC는 이러한 모든 요건을 충족하는 N4700 부품을 생산합니다.

여기서 중요한 6가지 매개변수

• 스트론튬 티타네이트에 적용된 N4700(T3M) 1급 유전체는 ±30 ppm/°C의 정밀도를 유지하므로, 클램프 커패시턴스와 166 ns의 재설정 시간은 20°C에서 85°C까지 일정하게 유지됩니다.
• 1kHz에서 tanδ 값이 0.1% 미만이면 최대 1kHz의 트리거 속도에서도 스너버 부품의 자체 발열이 몇 도 이하로 유지됩니다.
• 1kV에서 100kV까지의 전압 정격은 모든 트리거 설계에 적용 가능하며, 클램프 커패시터는 동일한 패키지 외형 내에서 2배의 전압 마진으로 선택할 수 있습니다.
• 정격 전압의 1.2배에서 5pC 미만의 부분 방전이 보장되며, 모든 부품에 대해 검사를 거쳐 클램프 부위가 수백만 펄스에 걸쳐 부분 방전으로 인한 손상을 방지합니다.
• 저 ESL 디스크 및 손잡이 커패시터 이 패키지들은 복잡한 레이아웃 작업 없이도 클램프 루프를 작게 유지할 수 있도록 설계되었습니다.
• 현장 서비스에서 검증됨: HVC 40kV/441 스크류 타입 커패시터는 고전압 현장 서비스 프로그램에서 최고급 브랜드 부품을 대체했으며, 동일한 PD 차폐 Class I 구조는 UV 트리거 클램프에 대한 표준 권장 사항입니다. HVC 부품은 전기적 매개변수가 일치합니다. 쉐이 HVCC 및 KEMET 방사형 리드 범위.
• 1kV 이상에서는 클램프 사이트가 직렬 스택으로 제공되며, HVC는 이에 상응하는 전원을 공급합니다. 저항기 등급 따라서 스택은 열 순환 후에도 전압 분배를 유지합니다.

배송 및 지원

표준 부품은 4~8주, 매칭 세트는 6~10주 내에 배송됩니다. HVC 애플리케이션 엔지니어링 팀은 트리거 네트워크에 대한 클램프 전압 계산, 커패시터 크기 조정, 리셋 분석 및 열 검토를 지원합니다.

트리거 트랜스포머 파라미터, 버스 전압, 스위치 정격 및 트리거 속도를 전송하십시오. HVC는 일반적으로 2주 이내에 다이오드 등급, 리셋 분석을 포함한 C_c 값, 그리고 벤치 테스트용 PD 인증 샘플을 제공하는 클램프 권장 사항을 반환합니다.

6. 자주 묻는 질문

Q1: 용량이 과도하게 큰 클램프 콘덴서가 램프 점등을 막는 이유는 무엇입니까?

이는 클램프 분기의 방전 속도를 다음 펄스 이후까지 늦추기 때문입니다. 자화 전류는 절대 0에 도달하지 않고, 코어 자속 바이어스가 축적되며, 수천 번의 시동 후 코어가 포화됩니다. 그러면 1차 인덕턴스가 12.5µH에서 벗어나고 2차 펄스는 더 이상 램프 항복 임계값에 도달하지 못합니다.

Q2: 클램프 커패시터 값은 어떻게 선택해야 하나요?

리셋 시간부터 계산합니다. C_c는 리셋 기준을 만족해야 하며, τ_reset = √(L_p × C_c)가 펄스 주기 내에 유지되도록 해야 합니다. 500kHz에서 L_p = 12.5µH일 때 최대 허용치는 32nF이며, 2.2nF 부품을 사용하면 12배의 여유를 두고 166ns 내에 코어를 리셋할 수 있습니다.

Q3: 클램프 위치에 어떤 다이오드가 들어가야 합니까?

t_rr이 50ns 미만이고 반복적인 최대 순방향 전류가 1차측에서 도달하는 40A 이상인 애벌랜치 등급의 고속 복구 부품입니다. 10kV 출력 경로에는 복구 시간이 1µs 미만인 소프트 복구 2CL 스택이 사용되며, 해당 복구 전하량이 클램프 루프에 비해 너무 큽니다.

Q4: 클램핑되지 않은 누설 인덕턴스는 어떤 스파이크를 발생시키나요?

500V 버스 전압, 2µH의 누설 전류, 40A의 피크 전류에서 에너지는 1.6mJ입니다. 노드 커패시턴스가 1.4nF일 때, 이는 1.51kV의 공진 전압으로 이어지는데, 이는 600V 스위칭 소자의 정격 전압보다 2.5배 높은 값입니다. 따라서 이 소자는 단락 고장을 일으키고, 종종 게이트 드라이버까지 손상시킵니다.

Q5: PCB 레이아웃은 부품 선택만큼 중요한가요?

누설 전류 항보다 작습니다. 트레이스 인덕턴스는 cm당 8~10 nH를 추가하므로 500 A/µs에서 10 nH 루프는 5 V를 발생시키고, 2 µH의 트랜스포머 누설 전류는 1 kV를 발생시킵니다. 5 V 항을 제거하고 복구 전류가 게이트 구동 리턴에 유입되지 않도록 하려면 루프 크기를 2 cm² 미만으로 유지해야 합니다.

Q6: 설계는 어떻게 검증되나요?

다음 트리거 펄스가 시작될 때 1차 전류를 측정하십시오. 전류는 반드시 0에서 시작해야 하며, 이는 코어 리셋이 제대로 되었음을 증명합니다. 그런 다음 1kHz 주파수로 10만 번의 시동을 실행하고 다이오드와 커패시터의 본체 온도를 기록하십시오. 두 온도 모두 정격 범위 내에 유지될 때만 설계를 승인하십시오.

7. 참조

1. E. 쿠펠, WS 쟁글, J. 쿠펠, 고전압 공학 기초, 제2판, 뉴네스, 2000.
2. N. 모한, TM 언델랜드, WP 로빈스, 전력 전자공학: 컨버터, 응용 분야 및 설계, 3판, Wiley, 2003.
3. MIL-HDBK-217F 공지 2, 전자 장비의 신뢰성 예측, 1995.
4. IEC 60384-1:2018, 전자 장비용 고정 콘덴서 — 1부: 일반 사양.
5. IEC 60270:2025, 고전압 시험 기법 - 부분 방전의 전하 기반 측정, 제4판. 제네바: IEC, 2025.
6. IEC 61071:2017, 전력 전자 장치용 커패시터, 제2.0판. 제네바: 국제전기기술위원회, 2017.
7. Y. Zhou, B. Chen, C. Tian, ​​J. Yuan 및 Y. Chen, 전기 장비의 내전압 시험 및 부분 방전 측정을 위한 병렬 다이오드 클램프형 선형 변환기, High Voltage, vol. 8, no. 1, pp. 171-182, 2023. https://doi.org/10.1049/hve2.12312.
8. AND9800/D — 모터 구동 애플리케이션용 스너버 커패시터 선정 (표 15 테스트 데이터)온세미, AND9800-D, https://m.onsemi.jp/pub/Collateral/AND9800-D.PDF .
9. GB/T 7354-2018, 高电压试验技术 局part放电测weight. 북경: 中國标准会版社, 2018.
10. 저전압 레벨을 사용하여 고전압 커패시터(누설 전류)를 테스트합니다.EEVblog 전자 커뮤니티 포럼, https://www.eevblog.com/forum/testgear/using-low-voltage-levels-to-test-hv-capacitors-leakage-current/ .
11. HVC 애플리케이션 엔지니어링 팀, 고전압 세라믹 커패시터 기술 자료, https://www.hv-caps.com