UV 코팅 라인 그리드 내성용 DC 링크 커패시터

UV 코팅 라인 그리드 내성용 DC 링크 커패시터

추상

UV 코팅 공급 라인은 30%의 전압 강하, 2kV~6kV의 스위칭 과도 현상, 그리고 인접 드라이브에서 발생하는 8%~10%의 총 고조파 왜곡(THD)을 감당해야 하는 버스에 연결되어 있습니다. 이 글에서는 내성 에너지 방정식, 클램핑 서지 에너지, 고조파 리플 디레이팅, 그리고 프리차지 시간 상수를 제시하고, 모든 상황에서 라인 경화가 원활하게 이루어지도록 하는 다섯 가지 설계 단계를 설명합니다.

1. 소개

UV 코팅 라인은 산업 시설 내에서 버스 신호 간섭을 일으키는 장비들과 같은 공간을 사용합니다. 서보 모터가 시동과 정지를 반복하고, 용접기가 아크를 발생시키고, 압축기가 작동을 반복하며, 라인 자체의 구동 장치에서 발생하는 고조파까지 더해집니다. 입력 단자의 400VAC 전압은 깨끗한 정현파가 아닙니다.

해당 버스의 측정된 전압 프로파일에는 전압 강하, 단기적인 전압 상승, 낙뢰 및 스위칭으로 인한 수 킬로볼트의 과도 전압, 그리고 8~10%의 THD에 달하는 고조파 왜곡이 포함됩니다. 경화 전원은 이 세 가지 요인을 모두 동시에 견뎌내야 합니다.

전원 차단이 발생할 때마다 램프 아래 기판이 손상되고 재시작하는 데 30초에서 60초가 소요됩니다. 차단되지 않은 서지는 반도체 고장으로 이어집니다. 고조파가 풍부한 매 시간마다 DC 링크 뱅크의 리플 전류가 25%에서 40% 증가하고, 뱅크는 정상 정현파 정격보다 15K 더 뜨거워집니다.

이 글에서는 내압 유지 에너지 방정식, 서지 체인, 고조파를 고려한 크기 조정 및 사전 충전 타이밍에 대해 다룬 다음, N4700 클래스 I 세라믹 및 스크류 단자 패키지를 기반으로 하는 5단계 설계 과정을 설명합니다.

2. 핵심 메커니즘

2.1 두 버스 전압 사이에 저장된 에너지

전력 은행은 버스 전압이 공칭 전압에서 램프 조정기가 작동할 수 있는 최저 전압으로 떨어지는 동안 부하에 전력을 공급합니다. 이때 방출되는 에너지는 두 전압의 제곱에 비례합니다.

ΔE_link = 0.5 × C × (V_nom² − V_min²)

여기서 ΔE_link는 뱅크에서 방출되는 에너지, C는 DC 링크 커패시턴스, V_nom은 공칭 버스 전압, V_min은 램프 전류 루프가 여전히 조절 기능을 유지하는 최저 버스 전압입니다. 400V와 280V 사이에서 1패럿은 40.8kJ의 에너지를 방출합니다.

하중은 처짐 부위를 통해 동일한 양만큼 배출됩니다.

ΔE_load = P_out × t_sag / η

여기서 ΔE_load는 배터리 뱅크에서 소모되는 에너지, P_out은 부하 전력, t_sag는 전압 강하 지속 시간, η는 변환기 효율입니다. 90% 효율의 10kW 전원 공급 장치는 100ms의 전압 강하 동안 배터리 뱅크에서 1.11kJ의 에너지를 소모합니다.

2.2 필요한 DC 링크 커패시턴스

ΔE_link ≥ ΔE_load로 설정하고 정전 용량을 계산하면 이 노드의 크기 결정 방정식을 얻을 수 있습니다.

C ≥ 2 × P_out × t_sag / (η × (V_nom² − V_min²))

여기서 C는 내전압 목표를 충족하는 최소 뱅크 용량입니다. 측정 조건은 10kW 공급, 30% 전압 강하, 100ms, 공칭 전압 400V, 최소 전압 280V입니다.

C = 2 × 10000 × 0.1 / (0.9 × 81600) = 27.2 mF

이는 27mF의 뱅크 커패시턴스이며, 더 큰 전압 강하 또는 냉간 시 램프 손실을 고려한 30%의 여유분을 제외한 값입니다. 400V DC에서 27mF 뱅크는 2.16kJ의 에너지를 저장하며, 전압 강하 요구량은 지속 시간에 비례하여 증가하므로 150ms에서는 41mF가 필요합니다.

2.3 입력단에서의 클램핑된 서지 에너지

계통 과도 현상은 입력 필터와 MOV(금속 산화물 밸브)를 통과한 후에야 정류기에 도달하여 클램핑됩니다. 클램핑된 단일 이벤트가 입력 커패시터에 남기는 에너지는 다음과 같습니다.

E_surge = 0.5 × C_in × V_clamp²

여기서 E_surge는 한 번의 이벤트로 발생하는 에너지, C_in은 입력 필터의 정전 용량, V_clamp는 MOV 클램프 전압입니다. 1.2kV로 유지되는 1µF 부품은 이벤트당 0.72J의 에너지를 흡수하므로 커패시터에는 직류 정격뿐만 아니라 임펄스 정격도 필요합니다.

정류기의 잔류 전압은 장치 정격의 1.2배 미만으로 유지되어야 합니다. 이 제한값은 클램프 레벨, 필터 코너 및 커패시터 임펄스 정격을 함께 결정합니다.

2.4 예충전, 돌입 전류 및 고조파 리플

재연결될 때마다 정류기를 통해 배터리 뱅크가 0에서 다시 충전됩니다. 프리차지 저항은 해당 전류의 첫 순간을 설정합니다.

I_inrush = V_nom / R_pre

여기서 I_inrush는 첫 순간의 최대 전류이고, V_nom은 버스 전압이며, R_pre는 프리차지 저항입니다. 10Ω 저항은 400V에서 40A의 전류를 유지할 수 있는데, 이는 무제한 연결에서 발생하는 수백 암페어의 전류에 대한 저항입니다.

은행은 대략 2.3 시정수 후에 명목 가치의 90%에 도달합니다.

τ_pre = R_pre × C_bank

여기서 τ_pre는 프리차지 시간 상수이고 C_bank는 뱅크 커패시턴스입니다. 10Ω 저항과 27mF 뱅크의 경우 0.27초가 되므로 바이패스 접촉기는 0.62초에 닫힙니다.

버스 상의 왜곡은 직교 위상으로 유용한 리플 전류에 더해집니다.

I_ripple = √(Σ I_h²)

여기서 I_ripple은 총 실효 리플 전류이고 I_h는 각 고조파 차수 h에서의 실효 전류입니다. 8% THD에 강한 5차 고조파가 포함된 시스템은 총 리플 전류를 정상 정현파 값보다 25%~40% 높이므로 커패시터 정격을 해당 계수만큼 낮춰야 합니다.

뒤따라오는 열은 전류의 제곱에 비례합니다.

P_loss = I_ripple² × ESR

여기서 P_loss는 배터리 뱅크에서 발생하는 열이고 ESR은 등가 직렬 저항입니다. 6A rms, 50mΩ에서 배터리 뱅크는 1.8W의 열을 발산합니다. 40% 디레이팅을 고려하지 않으면 동일한 계산에서 3.5W의 열 소비와 15K의 온도 상승이 발생합니다.

그림 1 — 필요한 뱅크 커패시턴스는 10kW에서 전압 강하 1초당 272mF씩 증가하므로 측정된 100ms 이벤트는 27mF의 최소값을 설정합니다.

3. 엔지니어링 문제점

문제점 1: 150ms의 지연으로 인해 보드가 폐기됨

150ms 동안 지속되는 30%의 전압 강하로 인해 아크 램프가 꺼집니다. 램프 아래의 기판은 경화가 불완전하여 폐기해야 하며, 램프가 다시 안정화될 때까지 재가동하는 데 약 1분의 생산 비용이 소요됩니다.

발전소의 전압 강하 프로파일을 측정한 사람이 없었기 때문에 내결함성 시간은 명시되지 않았습니다. 순수 정현파 가정을 기반으로 설계된 뱅크는 30ms 동안 버스를 유지하며, 150ms에서의 요구 용량은 41mF입니다.

두 번째 문제점: 서지 오류의 원인이 IGBT로 지목됨

낙뢰 발생 후 IGBT가 고장났고, 근본 원인 분석 없이 교체가 지시되었습니다. 원인은 클램프 레벨과 입력 커패시터 임펄스 정격이 설정되지 않아 정류기를 통해 DC 링크에 과도 전류가 유입된 것입니다.

모든 이벤트는 반복적인 비용 발생을 수반하는 반도체 고장으로 이어집니다. 서지 보호 회로는 입력단의 MOV부터 정류기가 실제로 감지하는 잔류 전압까지 하나의 체인 형태로 설계되어야 합니다.

문제점 3: 고조파 리플이 은행에 과열을 유발합니다.

해당 배터리 뱅크는 깨끗한 사인파를 기준으로 설계되었지만, 발전소는 그러한 사인파를 공급하지 않습니다. 8%의 THD(총 고조파 왜곡)에서 리플 전류는 30% 더 높아지고, 배터리 뱅크는 15K 더 뜨거워지며, 전해 부품은 설계 수명의 절반 만에 수명이 다합니다.

인접한 공정의 드라이브를 거치면서 라인의 MTBF(평균 무고장 시간)가 절반으로 줄어듭니다. 커패시터 데이터시트에는 아무런 문제가 없으며, 디레이팅(derating) 단계가 누락되었습니다.

문제점 4: 재시작할 때마다 돌입 스트레스가 반복됩니다.

과도 현상으로 인한 트립이 발생할 때마다 커패시터 뱅크는 0에서 다시 충전됩니다. 수개월에 걸쳐 이러한 스트레스는 커패시터 단자와 정류기를 피로하게 만들고, 결국 유지 보수 전원 사이클 후에만 나타나는 고장이 발생합니다.

예열 경로와 바이패스 타이밍은 두 가지 조절 장치입니다. 둘 다 설계 단계에서는 저렴하지만, 세 번째 현장 고장 이후에는 비용이 많이 듭니다.

4. 설계 단계

전략 1: 먼저 식물 프로필을 측정합니다.

일주일 동안 송전선 입력단의 처짐 깊이, 처짐 지속 시간, 서지 횟수 및 고조파 함량을 기록합니다. 이 측정값을 바탕으로 내압 유지 목표값을 설정합니다. 일반적인 표준값은 인접 용접공의 상태를 제대로 반영하지 못합니다.

전략 2: 최악의 측정 처짐을 고려하여 은행 규모를 조정합니다.

해당 처짐 값을 사용하여 C ≥ 2 × P_out × t_sag / (η × (V_nom² − V_min²))를 실행하고 30%의 여유를 더한 다음 측정된 THD에서 리플 등급을 다시 확인합니다. 100ms에서 27mF의 목표값은 발전소가 150ms 이벤트를 발생시킬 경우 41mF가 됩니다.

N4700 온도나 계절 변화에 따른 커패시턴스 변동이 없어야 하는 뱅크의 고전압 측에는 클래스 I 부품이 사용됩니다.

전략 3: 급증 대응망 구축 및 테스트

입력 필터 코너, MOV 클램프 레벨 및 입력 커패시터 임펄스 정격을 설정하여 정류기 잔류값이 장치 정격의 1.2배 미만으로 유지되도록 합니다. 저항기 등급 일련의 스택 전체에 걸쳐 장치 간에 잔여물이 공유됩니다.

실제 설비에서 발생하는 서지 수준을 사용하여 IEC 61000-4-5의 서지 파형으로 체인을 테스트하십시오. 현장 노출 수준보다 낮은 벤치마크 결과는 현장에 대한 아무런 증거도 제공하지 않습니다.

전략 4: 높은 리플과 온도 안정성을 가진 부품을 사용하십시오.

1급 세라믹은 tan δ 값이 0.1% 이하이므로, 2급 부품에서 발생하는 온도 변화 없이 고조파 리플을 흡수합니다. 필름 콘덴서 이 배터리 뱅크는 400V의 저주파 에너지를 보호합니다.

정류 브리지에서, 고속회복 다이오드 역회복 손실과 스위칭 노이즈를 고조파 측정에 영향을 미치는 수준 이하로 유지합니다.

전략 5: 보호 조치를 조정하고 이벤트를 기록합니다.

입력 차단기, MOV 및 내전압 제어기를 하나의 구성으로 설정합니다. 램프는 설계 지점까지 전압 강하를 견디며, 입력은 실제 고장이 발생했을 때만 트립되고, 재시동 시마다 2.4V의 제어된 예압이 실행됩니다.

모든 수위 저하 현상을 깊이와 지속 시간과 함께 기록하십시오. 이러한 현상이 설계 한계를 초과할 경우, 해당 기록을 바탕으로 플랜트 차원에서 라인 리액터 또는 능동형 필터를 설치해야 할 필요성을 판단하십시오.

구성 요소 매개변수	전형적인 가치	시험 조건
정격 전압(HVCT8G 시리즈)	10 kV DC	60초 동안 1.5배속으로 고전압 가열
정전 용량	4700 pF ±20% (472M)	1MHz, 1V rms
1MHz에서의 ESR	50mΩ 미만	-
루프 인덕턴스(E40 코드)	8nH 이하	단자 간격 40mm
절연 저항	500V DC에서 10GΩ 이상	25°C, 상대습도 60%
온도 범위	−40°C ~ +125°C	IEC 60068-2 시리즈
펄스 dv/dt 기능	50kV/µs 이상	정격 전압에서

5. UV 코팅 라인 공급용 HVC 커패시터

이 노드를 구성하는 6가지 요구 사항은 다음과 같습니다. 온도 변화에 따른 정전 용량 변화 없음, 고조파 주파수에서의 낮은 손실, 입력단의 임펄스 정격, 낮은 부분 방전율, 돌입 전류 사이클링을 견딜 수 있는 종단 처리, 그리고 고전압 단계에 대한 문서화된 두 번째 전원 공급 장치입니다.

여기서 중요한 6가지 매개변수

• 안정적인 버스 동작. ±30 ppm/°C의 정밀도를 갖는 N4700(T3M) Class I 유전체는 온도 변화에 따른 뱅크 용량 및 저장 에너지를 안정적으로 유지하여, 모든 계절에 걸쳐 전압 강하 허용치가 유효하게 유지됩니다.
• 손실은 적으면서 리플 처리 능력은 뛰어납니다. 1kHz에서 tan δ 값이 0.1% 이하이므로, 전해액 수명을 단축시키는 온도 상승 없이 고조파가 풍부한 리플을 처리할 수 있습니다.
• 임펄스 정격 구조. 입력단 부품은 1kV에서 100kV에 이르는 과도 응답 체인에 필요한 임펄스 및 서지 정격으로 제공됩니다.
• 정격 전압의 1.2배에서 5pC 미만의 부분 방전이 발생하므로, 결합된 과도 현상으로 인해 고전압 단계에서 방전 지점이 시작되지 않습니다.
• 반복적인 재연결에도 견딜 수 있는 단자를 갖춘 스크류 단자 및 디스크 패키지.
• 제2 출처 기록입니다. 40kV/441 스크류 타입 부품은 고전압 현장 서비스 프로그램에서 국제 1등급 콘덴서를 대체했으며, 국내 OEM 업체들이 이를 인증하고 있습니다.

반복적인 재시작으로 인한 스트레스는 종료 과정에 영향을 미치며, HVCT8G 이 제품은 40mm 단자 코드, 볼트 체결식 연결부, 그리고 서지가 순간적으로 방전될 수 없는 10mm의 연면 거리를 갖도록 설계되었습니다.

배송 및 지원

표준 부품은 4~8주 내에 배송되며, 맞춤형 뱅크는 6~10주 내에 배송됩니다. HVC 애플리케이션 엔지니어링팀은 내전압 계산, 서지 체인 검토, 고조파 리플 디레이팅 및 맞춤형 전압 및 용량 조합을 지원합니다.

측정된 전압 강하 프로파일, 고조파 함량, 서지 노출 및 부하 전력을 전송하십시오. HVC는 내성 수치, 리플 검증 및 임펄스 등급 샘플을 포함한 DC 링크 및 입력 필터 설계를 제공합니다. HVC 부품은 전기적 매개변수 및 패키지 치수에 부합합니다. 쉐이 그리고 기타 1급 고전압 제품군.

6. 자주 묻는 질문

Q1: 100ms 동안 30%의 전압 강하를 발생시키려면 DC 링크 커패시턴스가 얼마나 필요합니까?

C ≥ 2 × P_out × t_sag / (η × (V_nom² − V_min²)). 10kW, 100ms, 400V 및 280V의 경우 C는 27.2mF입니다. 더 큰 전압 강하를 고려하여 30%의 여유를 추가하고, 콘덴서 뱅크를 주문하기 전에 발전소의 고조파 성분에 따른 리플 전류 정격을 확인하십시오.

Q2: 동일한 전압 강하를 얻기 위해 150ms에서 더 많은 정전 용량이 필요한 이유는 무엇입니까?

부하 에너지는 시간에 비례하는 반면, 뱅크 에너지는 전압의 제곱에 비례하기 때문입니다. 따라서 100ms에서는 27mF, 150ms에서는 41mF의 용량이 필요합니다. 100ms 값에 30%의 여유를 두면 대부분의 현장 상황을 커버할 수 있으며, 로그값 2.4는 그렇지 않은 경우를 보여줍니다.

Q3: 서지 보호용 입력 필터 커패시터의 크기는 어떻게 결정되나요?

서지 에너지(E_surge)는 0.5 × 입력 전류(C_in) × 클램프 전압(V_clamp)²으로 계산됩니다. 1.2kV 클램프 전압에서 1µF 용량의 부품은 이벤트당 0.72J의 에너지를 흡수하므로, 해당 부품에는 직류 정격만으로는 부족하고 임펄스 정격도 필요합니다. IEC 61000-4-5에서는 이러한 부품의 테스트에 사용할 파형을 정의하고 있습니다.

질문 4: THD가 8%가 되면 리플 전류는 얼마나 증가합니까?

5차 고조파가 지배적일 때, I_ripple = √(Σ I_h²) 공식에 따라 정상 정현파 값보다 25%~40% 높은 값이 나타납니다. 6A rms 및 50mΩ의 ESR에서, 이러한 용량 감소 오류는 뱅크 손실을 약 3.5W로 두 배로 증가시키고 15kΩ의 전압 상승을 추가합니다.

Q5: 사전 충전에는 얼마나 시간이 걸립니까?

τ_pre = R_pre × C_bank. 10Ω 저항과 27mF 커패시터 뱅크를 사용하면 0.27초가 되므로, 접촉기는 버스 전압이 400V의 90%에 도달하는 0.62초에 닫힙니다. 그 이전에 접촉기가 닫히면 자체적인 과도 현상이 발생합니다.

Q6: 도금 라인에서 전해 DC 링크가 조기에 수명이 다하는 이유는 무엇입니까?

고조파 리플 전류와 온도. 105°C에서 2,000시간 정격 용량을 가진 배터리 뱅크는 온도가 10K 상승할 때마다 수명이 절반으로 줄어들며, 감지되지 않은 THD로 인해 온도가 15K 상승하면 부품의 설계 수명에 훨씬 못 미치게 됩니다. tan δ가 0.1%인 Class I 세라믹을 사용하면 이러한 손실 요인을 제거할 수 있습니다.

7. 참조

1. E. 쿠펠, WS 쟁글, J. 쿠펠, 고전압 공학 기초, 제2판, 뉴네스, 2000.
2. N. 모한, TM 언델랜드, WP 로빈스, 전력 전자공학: 컨버터, 응용 분야 및 설계, 3판, Wiley, 2003.
3. MIL-HDBK-217F 공지 2, 전자 장비의 신뢰성 예측, 1995.
4. IEC 61000-4-5:2014+AMD1:2017 CSV, 전자파 적합성(EMC) – 4-5부: 테스트 및 측정 기술 – 서지 면역 테스트, 제3.1판. 제네바: 국제전기기술위원회, 2017.
5. GB/T 6346.1-2024, 电子设备用固定电容器 第1 부분 : 总规范 (전자 장비에 사용되는 고정 커패시터 – 파트 1: 일반 사양). 베이징: 國家市场监督管理总局, 2024.
6. H. 왕과 F. 블라브예르그, 전력 전자 변환기의 DC 링크 응용 분야에서 커패시터의 신뢰성 - 개요, IEEE 산업 응용 분야 거래, 제50권, 제5호, 3569-3578쪽, 2014. https://doi.org/10.1109/tia.2014.2308357.
7. 고용량, 고전압 BME X7R 다층 세라믹 커패시터 개발, KEMET Electronics (CARTS USA 2011 Proceedings), https://www.mouser.jp/pdfdocs/2011-03CARTS-DevelopmentofHighCapacitance-HighVoltageBMEX7RMLCCapacitors.pdf .
8. IEC 62477-1:2022, 전력 전자 변환 시스템 및 장비의 안전 요구사항 - 제1부: 일반, 제2판. 제네바: IEC, 2022.
9. IEEE Std C62.11-2020, IEEE 교류 전력 회로(>1kV)용 금속 산화물 서지 보호기 표준뉴욕: 전기전자공학회, 2020.
10. HVC 애플리케이션 엔지니어링 팀, 고전압 세라믹 커패시터 기술 자료, https://www.hv-caps.com