ESU MOSFET 시리즈: 스너버 커패시터 공유 문제

공학적 답변

MOSFET 직렬 스택은 모든 노드의 총 정전 용량이 동일할 때만 전압을 균등하게 분배합니다. 디바이스의 C_oss는 ±20%에서 ±30%까지 분포하며, 장착 정전 용량은 위치에 따라 변합니다. 따라서 등매개변수 스너버를 사용하면 전압의 ±25%가 한쪽에 집중됩니다. 각 노드를 측정한 다음, 각 디바이스에 서로 다른 C_sn을 부여하여 노드 총 정전 용량을 일치시키고 불균형이 ±5% 이내로 떨어지도록 합니다.

모든 장치의 노드 정전 용량을 제자리에서 측정하십시오.
C_oss 값이 더 큰 장치에 더 작은 C_sn 값을 부여하십시오.
스택 전체에서 C_oss + C_sn + C_p 값이 같도록 유지
R_sn,j를 R_sn,0 · √(C_sn,0 / C_sn,j)에서 설정합니다.
모든 쌍에 대해 τ_j / τ_k 값을 0.8에서 1.25 사이로 유지하십시오.

추상

900V MOSFET 하나로는 고출력 ESU의 1차 전압을 견딜 수 없으므로 엔지니어는 두세 개를 직렬로 연결합니다. 각 소자의 C_oss는 ±20%에서 ±30%까지 변동하며, 장착 커패시턴스는 위치마다 다르고, 게이트 구동 신호 도달 시간은 수십 나노초 단위로 편차가 있습니다. 동일 파라미터 RC 스너버를 사용하면 하나의 소자에 ±25%의 전압 오차가 남게 됩니다. 이 글에서는 각 소자의 C와 R 관계 및 측정 결과를 제시합니다.

1. 소개

고출력 ESU 발생기는 출력 변압기에 900V MOSFET 하나가 견딜 수 있는 것보다 더 높은 1차 전압을 가합니다. 따라서 설계자는 2개 또는 3개의 MOSFET을 직렬로 연결하여 2 × 900V가 1.8kV를 형성하고 3 × 900V가 2.7kV를 형성하도록 합니다.

이상적인 부품은 정적 및 동적 경우 모두에서 버스 전압을 분할합니다. 그러나 실제 부품은 그렇지 않습니다. 동일한 부품 수 내에서도 장치 C_oss는 ±20%에서 ±30%까지 편차가 있으며, 장착 정전 용량은 방열판 위치와 패드 두께에 따라 달라지고, 보드 트레이스 정전 용량은 위치에 따라 다르며, 게이트 구동 신호 도달 시간은 수 나노초에서 수십 나노초까지 편차가 있습니다.

기존의 등매개변수 스너버는 모든 소자에 동일한 R과 C 값을 부여하는데, 이는 실제 제품에는 존재하지 않는 대칭성을 가정합니다. 화중과학기술대학교의 연구(Li & Ma, High Power Laser and Particle Beams, 2024)에서는 등매개변수 스너버를 사용한 직렬 SiC MOSFET에서 ±25%의 불균형이 측정되었지만, 서로 다른 기생 값을 보정하는 비균일 스너버를 사용했을 때는 ±5% 이내의 불균형이 측정되었습니다.

이 문서에서는 해당 방법을 ESU 보호 스위치에 적용하고, 장치별 C 및 R 관계, 테스트 단계, 그리고 동일 대역 내에서 볼륨 빌드를 유지하는 부품 세트를 다룹니다.

2. 핵심 메커니즘

2.1 직렬 스택 전체에 걸친 전압 분배

각 장치를 출력 커패시턴스 C_oss,j, 스너버 커패시턴스 C_sn,j 및 방전 저항 R_leak,j와 병렬로 연결된 이상적인 스위치 S_j로 모델링합니다. 스위치가 꺼진 후 버스 전압은 오프 상태 임피던스 비율에 따라 분할됩니다.

V_j / V_bus = (1/Z_j) / Σ(1/Z_k)

여기서 V_j는 장치 j의 전압, V_bus는 전체 버스 전압, Z_j는 장치 j의 오프 상태 임피던스이며, 합계는 스택에 있는 모든 장치 k에 대해 계산됩니다.

임피던스는 C_oss,j, C_sn,j 및 소자의 누설 전류에 의해 결정됩니다. 모든 C_oss와 C_sn이 동일하다면 분배는 균등할 것입니다. 그러나 기생 성분 때문에 이러한 균등성이 깨집니다.

2.2 기생 맵에서 얻은 장치별 C 값

해결책은 스택 전체에서 노드 총합을 동일하게 만드는 것입니다.

C_eq,j = C_oss,j + C_sn,j + C_p,j

여기서 C_eq,j는 장치 j의 노드 커패시턴스, C_oss,j는 출력 커패시턴스, C_sn,j는 스너버 커패시턴스, C_p,j는 해당 위치에서의 장착 및 보드 커패시턴스입니다.

모든 C_eq,j를 하나의 목표값으로 설정하고 스너버 값을 계산합니다.

C_sn,j = C_eq_target − C_oss,j − C_p,j

여기서 C_eq_target은 공통 목표값, C_sn,j는 소자 j의 스너버 커패시턴스, C_oss,j는 출력 커패시턴스, C_p,j는 로컬 기생 커패시턴스입니다. 기생 커패시턴스가 큰 소자는 작은 스너버를 사용하고, 기생 커패시턴스가 작은 소자는 큰 스너버를 사용합니다.

화중 팀은 동일한 결과를 전하 균형으로 나타내고 이를 선형 시스템으로 해석하는데, 이 시스템에는 분산 용량 항도 포함됩니다.

C_sn,j · V_j = C_sn,1 · V_1 + Σ(C_p,j · ΔV)

여기서 C_sn,j와 V_j는 스너버 커패시턴스와 장치 j의 전압이고, C_sn,1과 V_1은 기준 분기 값이며, C_p,j는 국부 기생 커패시턴스이고, ΔV는 기생 항이 추가하는 전압 스텝입니다.

2.3 장치별 R 및 시간 상수

C_sn 값이 더 큰 분기는 과도 임피던스가 더 낮고 더 많은 전류를 소비하므로 R 값도 더 커야 합니다.

R_sn,j ≈ R_sn,0 · √(C_sn,0 / C_sn,j)

여기서 R_sn,j는 장치 j의 감쇠 저항, R_sn,0는 기준 분기 저항, C_sn,0는 기준 스너버 커패시턴스, C_sn,j는 장치 j의 스너버 커패시턴스입니다.

각 분기의 시간 상수는 다음과 같습니다.

τ_j = R_sn,j · C_sn,j

여기서 τ_j는 분기 j의 시간 상수이고, R_sn,j는 감쇠 저항이며, C_sn,j는 스너버 커패시턴스입니다. 모든 노드 전압이 비슷한 속도로 움직이도록 τ_j / τ_k 값이 0.8에서 1.25 사이가 되도록 각 쌍을 유지하십시오.

2.4 3.3kV 스택에 대한 측정 결과

화중 연구팀은 3.3kV, 50A 직렬 SiC MOSFET 스택에 이 방법을 적용하여 테스트했습니다. 동일 파라미터 스너버를 사용했을 때는 2.8% 불균형의 28kV 턴오프 스파이크가 발생했습니다. 반면 비균일 파라미터 스너버를 사용했을 때는 6% 불균형의 1.9kV 스파이크가 발생했으며, 스파이크 억제 성능이 32% 향상되었습니다.

전압 등급, 스위칭 주파수 및 전력 레벨을 조정하면 동일한 논리가 ESU 보호 스위치에도 적용됩니다. 아래 400W 사례에서는 현장 반품률이 8%에서 0.3%로 감소했습니다.

3. 엔지니어링 문제점

문제점 1: 기생 정전 용량은 측정하기 어렵다

C_oss는 데이터시트에 일반적인 값으로 나타나지만 실제 부품에서는 그 값이 크게 차이가 납니다. C_p는 보드 레이아웃, 방열판, 패드 재질에 따라 달라지기 때문에 공식으로 구할 수 없습니다. 많은 팀들이 정확한 설계를 포기하고 대략적인 값을 사용하는 경우가 많은데, 이는 제품에 숨겨진 위험을 초래합니다.

두 번째 문제점: 균등한 부분들이 최악의 상황이 될 때까지 스트레스를 숨긴다

동일 파라미터 스택은 저전압 및 낮은 di/dt 영역에서는 문제가 없어 보일 수 있습니다. 이는 해당 영역이 아직 위험 영역에 진입하지 않았기 때문입니다. 그러나 ESU의 최대 출력, 부하 변동 또는 주전원 서지 발생 시 비대칭성이 즉시 나타납니다. 그러면 하나의 소자가 고장 나고, 이 고장이 연쇄적으로 발생하여 단락 회로로 이어질 수 있습니다.

문제점 3: 방전 저항 분포가 정전기 분할을 유발합니다.

정적 분할은 병렬 방전 저항에 따라 달라집니다. 범용 부품은 ±5%~±10%의 허용 오차, ±200ppm/°C의 온도 변화, 그리고 수명 동안 발생하는 실제 드리프트를 갖습니다. 이러한 정적 오차는 동적 오차에 더해지므로, 두 오차가 동일한 장치에서 누적됩니다.

문제점 4: 설계 도면이 없어 대량 생산이 불가능합니다.

대부분의 ESU 팀은 기기별 스너버 값에 대한 시트가 없고 이를 관리하는 프로세스도 없습니다. 소량 생산에서는 문제가 없지만, C_oss 값의 분포가 넓은 기기 배치가 대량 생산 과정에서 불량으로 판정되는 경우가 발생합니다.

HVCA-331-10KVS2: 중간 노드중간 C_sn을 할당했습니다.C_sn = 470 pFR_sn = 22 ΩHVCA-471-10KVS3: 가장 작은 C_oss + C_p가장 큰 C_sn이 할당되었습니다.C_sn = 680 pFR_sn = 18 ΩHVCA-681-10KV동일한 양으로 나누면 ±25%의 불균형이 발생하고, 완벽하게 일치하는 양으로 나누면 ±5%의 불균형이 발생합니다.3.3kV SiC 스택: 2.8%에서 28kV 스파이크 발생 → 6%에서 1.9kV 발생, 32% 감소

그림 1 — 3 × 900V 스택에서 장치별 스너버 할당: C_oss 값이 가장 큰 장치가 가장 작은 C_sn 값을 가지게 되어 불균형이 28%에서 6%로 감소합니다.

4. 설계 단계

전략 1: 모든 장치의 노드 정전 용량을 측정합니다.

LCR 미터 또는 임피던스 분석기를 사용하여 각 장치를 설치된 상태에서 측정합니다. 1kHz에서 1MHz까지 주파수 범위를 변경하면서 C_oss, 장착 커패시턴스, 보드 커패시턴스의 합을 구하고 결과를 숫자로 나타냅니다. 이 값들이 설계에 직접적인 입력값이 됩니다.

전략 2: 기기당 하나씩 비표준 C 값을 주문합니다.

각 장치에 서로 다른 커패시터를 할당하여 노드 전체 편차가 ±2% 이내로 유지되도록 합니다. 330pF, 390pF, 430pF와 같은 값은 ±1% 허용 오차로 제공됩니다. N4700 열과 전압 변화에 따른 유전율 저하를 방지하는 1급 유전체.

전략 3: 방전 저항기를 일치시키세요

낮은 TCR을 사용하십시오 후막 저항기 허용 오차는 ±1%, 온도 오차는 ±100ppm/°C입니다. 균등화 네트워크의 경우, HVC는 누설 저항(R_leak)을 10MΩ 이상, 단일 저항 전력을 3W~10W, 스탠드오프 전압을 50kVdc 이상, 그리고 ±0.5% 오차 범위 내에서 매칭된 세트를 권장합니다.

전략 4: 시간 상수를 대역별로 설정합니다.

C 비율을 사용하여 각 R 값을 설정한 다음 τ_j = R_sn,j · C_sn,j를 확인합니다. 모든 쌍은 0.8에서 1.25 사이에 있어야 합니다. 한 분기의 C 값이 훨씬 큰 경우, 제곱근 관계를 이용하여 해당 분기의 R 값을 줄이고 파형을 다시 확인합니다.

전략 5: 뜨거운 코너를 확인하고 각 배치별로 샘플을 채취하십시오.

C_oss는 열에 따라 움직이므로, 최고 주변 온도(예: +85°C)에서 공유 파형을 다시 측정하십시오. 각 장치 배치에서 3%~5%를 샘플링하여 장치가 여전히 작동하는지 확인하십시오. HVC는 이 단계에 필요한 온도 데이터와 배치 보고서를 제공합니다.

전략 6: SPICE 모델을 구축하고 몬테카를로 시뮬레이션을 실행합니다.

LTspice 또는 Saber에서 측정된 기생 성분을 사용하여 루프를 모델링한 다음 몬테카를로 시뮬레이션을 통해 소자 허용 오차를 변화시켜 봅니다. 이렇게 하면 금속 가공 전에 최악의 불균형 상태를 파악할 수 있으며, TÜV 검사에서 요구하는 수치를 얻을 수 있습니다.

전략 7: 하드 스위칭 설계에서 스택을 클램핑합니다.

스택 전체에 누전차단기 클램프를 추가하십시오. 고속회복 다이오드 1kV~20kV의 역전압에서 t_rr이 100ns 이하이면 에너지가 스너버 커패시터로 전달되어 마지막 장치가 애벌랜치 현상에 휘말리는 것을 방지합니다.

구성 요소 매개변수	전형적인 가치	시험 조건
정격 전압(HVCT8G 시리즈)	10 kV DC	60초 동안 1.5배속으로 고전압 가열
정전 용량	4700 pF ±20% (472M)	1MHz, 1V rms
1MHz에서의 ESR	50mΩ 미만	-
루프 인덕턴스(E40 코드)	8nH 이하	단자 간격 40mm
절연 저항	500V DC에서 10GΩ 이상	25°C, 상대습도 60%
온도 범위	−40°C ~ +125°C	IEC 60068-2 시리즈
펄스 dv/dt 기능	50kV/µs 이상	정격 전압에서

5. 직렬 스위치 스택용 HVC 부품

HVC는 동관에 있는 한 공장에서 1kV에서 150kV에 이르는 모든 이퀄라이제이션 키트를 공급합니다. 여기에는 맞춤형 값의 1급 부품, 후막 저항기, 고속 다이오드가 포함됩니다.

여기서 중요한 다섯 가지 사양

사용자 지정 값은 ±1% 오차 범위 내에 있습니다. HVCA 및 HVCHF 라인은 330pF, 390pF, 430pF를 제공하므로 각 장치는 벤치 테스트에서 요구하는 값을 얻고 노드 간 편차는 ±2% 이내로 유지됩니다.
ESL은 3 nH에서 6 nH까지입니다. HVCHF 손잡이 커패시터 분기 임피던스를 가장자리에서 낮게 유지하면 스택의 균형을 깨뜨리는 링잉 현상을 방지할 수 있습니다.
±100 ppm/°C 및 감쇠 저항에서 ±1%의 오차 범위를 갖습니다. 낮은 TCR을 갖는 후막 부품은 저온 시동부터 고온 캐비닛까지 정적 분할을 안정적으로 유지합니다.
±0.5% 오차 범위 내에서 일치하는 세트입니다. HVC는 스너버 커패시터와 방전 저항을 하나의 세트로 묶어 제공하므로 장치 1, 장치 2, 장치 3은 번호가 매겨지고 테스트를 거친 상태로 도착합니다.
한 건의 주문, 세 가족. HVRGHP 샘플링 저항, HVD 다이오드 및 스너버 부품은 동일한 사양으로 출고됩니다.

2kV 버스에 3 × 900V 스택을 연결하면 다음과 같은 전력이 소모됩니다. HVCA-331-10KV 과 HVR-HTE-5W-27R 기생 효과가 가장 큰 장치에서, HVCA-471-10KV 과 HVR-HTE-5W-22R 가운데 있는 것과 HVCA-681-10KV 과 HVR-HTE-5W-18R 가장 낮은 값에 3을 더한 값 HVR-HTE-3W-10M 방전 저항은 ±0.5% 오차 범위 내에서 정합되었습니다.

기존 빌드에서는 동일한 키트가 대체됩니다. 필름 콘덴서 스너버 세트는 권선 커패시턴스가 설계에서 흡수해야 하는 기생 성분에 또 다른 항을 추가하는 구조입니다.

부품들이 제자리에 들어갑니다. 쉐이 715C/660R, AVX HP/HW/HK, Murata DHR/DHS 및 TDK D 시리즈와 같이 설계의 나머지 부분은 그대로 유지하면서 한 번에 한 위치씩 이동할 수 있습니다.

배송 및 지원

표준 부품은 4~8주, 맞춤형 세트는 6~10주 내에 배송됩니다. HVC는 노드 정전 용량 테스트, 장치별 값 시트, SPICE 모델 및 몬테카를로 시뮬레이션을 지원합니다.

장치 부품 번호, 장치 수량, 버스 전압, 스위칭 주파수 및 배치 수량을 보내주십시오. HVC는 5영업일 이내에 장치별 값, 장치별 감쇠 저항, 시정수 표 및 2개 샘플 키트가 포함된 스너버 시트를 제공합니다.

6. 자주 묻는 질문

Q1: 동일 파라미터 스너버가 직렬 스택에서 작동하지 않는 이유는 무엇입니까?

소자의 특성이 동일하지 않기 때문입니다. C_oss는 부품 간에 ±20%에서 ±30%까지 편차가 있으며, 장착 커패시턴스는 위치에 따라 변하고, 게이트 구동 신호 도달 시간은 나노초 단위로 차이가 납니다. 노드 커패시턴스가 가장 작은 소자가 전압의 가장 큰 부분을 차지하게 됩니다. 동일한 소자 세트를 직렬로 SiC 스택에 연결했을 때 ±25%의 불균형이 측정되었습니다.

Q2: 기생 정전 용량은 어떻게 측정하나요?

LCR 미터 또는 임피던스 분석기를 사용하여 설치된 각 장치에 대해 1kHz에서 1MHz까지 측정합니다. 해당 노드에서 C_oss, 장착 정전 용량 및 보드 정전 용량의 합을 구해야 합니다. 패드 재질과 방열판 모양이 측정값에 영향을 미치기 때문에 벤치 테스트가 공식보다 더 정확한 결과를 제공합니다.

Q3: 정전 용량이 더 큰 장치의 스너버는 더 커야 합니까?

아니요. C_sn,j = C_eq_target − C_oss,j − C_p,j 공식을 사용하세요. 기생 커패시턴스가 더 큰 소자에 더 작은 스너버 값을 할당하면 모든 소자의 노드 총합이 동일한 목표값에 도달합니다. 그런 다음 각 R 값을 C 비율의 제곱근으로 설정하세요.

질문 4: 허용 가능한 전압 불균형은 어느 정도입니까?

직렬 스택의 경우 ±5% 이내가 목표 범위이며, 동일 매개변수 세트의 경우 ±25%입니다. 400W의 한 사례에서 비균일 세트는 피크 전압을 1.35kV에서 950V로 끌어올리고 불균형을 ±28%에서 ±4%로 줄였으며, 500시간의 노화 테스트 후에도 편차가 나타나지 않았습니다.

Q5: 온도 변화에 따른 설계 재검토가 필요한가요?

네. C_oss는 열에 따라 변하므로 분할도도 함께 변합니다. 예를 들어 +85°C와 같은 최고 주변 온도에서 분할 파형을 다시 측정해 보세요. 또한 새 배치마다 C_oss 분포가 다를 수 있으므로 각 장치 배치에서 3%~5%를 샘플링하여 측정하는 것도 좋습니다.

Q6: 이번 변화가 현장에서 어떤 이점을 가져다줍니까?

신뢰성. 400W 제품 중 하나는 변경 후 현장 반품률이 8%에서 0.3%로 감소했습니다. 독일에서 설계된 600W 제품은 첫 시도에 TÜV 인증을 통과했으며, 평균 고장 간격(MTBF)이 45,000시간에서 92,000시간으로 향상되었습니다.

7. 참조

IEC 60601-1:2005+AMD1:2012, 의료용 전기 장비 — 제1부: 기본 안전 및 필수 성능에 대한 일반 요구 사항제네바: IEC, 2012.
IEC 60601-2-54, 의료용 전기 장비 — 제2-54부: 방사선 촬영 및 방사선 투시용 X선 장비의 기본 안전 및 필수 성능에 대한 특정 요구 사항제네바: IEC, 2018.
IEC 60384-8, 전자 장비용 고정 커패시터 — 제8부: 세라믹 유전체 고정 커패시터, 1등급제네바: IEC, 2015.
IEC 60270, 고전압 시험 기술 — 부분 방전 측정제네바: IEC, 2015.
Erickson, RW 및 Maksimović, D., 전력 전자공학의 기초, 3판. Cham: Springer, 2020.
모한, N., 운델란드, TM, 및 로빈스, WP, 전력 전자공학: 컨버터, 응용 분야 및 설계, 3판. 호보켄, 뉴저지: 와일리, 2003.
H. 왕과 F. 블라브예르그, 전력 전자 변환기의 DC 링크 응용 분야에서 커패시터의 신뢰성 - 개요IEEE 산업 응용 저널(IEEE Transactions on Industry Applications), 제50권, 제5호, 3569-3578쪽, 2014. https://doi.org/10.1109/tia.2014.2308357
미국 6,760,215, 높은 항복 전압 임계값을 가진 커패시터, DF DeVoe (프레시디오 관련), 2004년 승인, https://www.freepatentsonline.com/6760215.html .
GB/T 17702-2021, 电력电子电容器 (전력전자용 커패시터). 베이징: 國家市场监督管理总局, 2021.
라시드, MH (편집), 전력 전자 핸드북, 4판. 옥스포드: 버터워스-하이네만, 2017.
HVC 애플리케이션 엔지니어링 팀, 고전압 세라믹 커패시터 기술 자료, https://www.hv-caps.com

이 애플리케이션에 검증된 구성 요소가 필요하신가요?

전압, 정전 용량, 주파수, 장착 도면 및 수량을 보내주십시오. HVC는 48시간 이내에 부분 방전(PD) 검사 데이터와 1000시간 수명 보고서가 포함된 N4700 등급 부품을 추천해 드립니다.

BOM 전송 / 기술 견적 요청 →

ESU MOSFET 시리즈: 스너버 커패시터 공유 문제