PCB UV 경화 소모품의 전력 밀도 설계

PCB UV 경화 소모품의 전력 밀도 설계

추상

2m 캐비닛에서 8kW의 출력을 제공하던 PCB 경화 챔버가 이제 동일한 공간에서 16kW의 출력을 제공해야 하므로, 전원 공급 장치의 모든 입방 센티미터를 효율적으로 활용해야 합니다. 이 글에서는 해당 전원 공급 장치의 전력 밀도 정의, DC 링크 정전 용량, 커패시터 손실, 핫스팟 온도 및 필터 자체 공진을 도출하고, 네 가지 문제점을 나열하며, 여섯 가지 설계 단계를 제시합니다. 2W 출력의 부품은 85°C 이하로 유지하기 위해 3.9cm²의 구리 면적이 필요합니다.

1. 소개

PCB 제조 과정에서 자외선(UV) 에너지는 솔더 마스크 경화와 커버레이 또는 플렉서블 회로 기판용 접착제 접착이라는 두 단계에 걸쳐 소비됩니다. 두 단계 모두 패널 전체에 걸쳐 균일하고 반복 가능한 자외선 조사가 필요하며, 최근에는 더 적은 공간에서 더 빠른 속도로 작동하는 컨베이어식 경화 시스템으로 전환되고 있습니다.

그 결과 전력 밀도에 대한 요구가 높아졌습니다. 2015년에 2m³ 캐비닛에서 8kW의 출력을 제공했던 경화 챔버는 이제 동일한 공간에서 16kW를 제공하거나, 동일한 8kW의 출력을 절반의 부피에서 제공해야 합니다.

변압기, 방열판, 인덕터, 콘덴서 뱅크, 램프 또는 LED 헤드 등 모든 부품들이 입방센티미터의 공간을 차지하기 위해 경쟁합니다. 그중 콘덴서 뱅크는 가장 큰 수동 부품 그룹이므로, 그 크기가 기계 설계에 큰 영향을 미칩니다.

이 시장에서 전력 밀도는 컨베이어 길이(미터)와 공장 바닥 면적(제곱미터)으로 측정됩니다. 동일한 경화 에너지를 20% 더 작은 크기의 캐비닛에서 제공하는 기계를 사용하면 동일한 공간에 생산 라인을 하나 더 추가할 수 있습니다.

2. 핵심 메커니즘

2.1 전력 밀도와 논쟁의 대상 부피

전원 공급 장치의 성능 지표는 출력 전력과 인클로저 부피를 기준으로 합니다.

P_density = P_out / V_enclosure

여기서 P_density는 입방미터당 와트 단위의 전력 밀도이고, P_out은 와트 단위의 출력 전력이며, V_enclosure는 입방미터 단위의 인클로저 부피입니다.

300cm³ 공간에서 8kW의 전력을 공급하면 26.7W/cm³의 전력 밀도가 발생합니다. 동일한 공간에서 출력을 두 배로 늘리면 전력 밀도는 53.3W/cm³가 되며, 커패시터 뱅크는 이 밀도에서 온도를 유지해야 합니다.

2.2 리플 허용치에 따른 DC 링크 커패시턴스

홀드업 커패시턴스는 부하 전력, 리플 주파수, 버스 전압 및 허용 리플에 따라 달라집니다.

C_dc = P_out / (2 × f_ripple × V_bus × ΔV)

여기서 C_dc는 필요한 정전 용량(패럿), P_out은 출력 전력, f_ripple은 리플 주파수, V_bus는 버스 전압, ΔV는 허용되는 리플 전압입니다.

8kW, 100Hz 리플, 400V 버스 전압, 허용 리플 8V일 때 필요한 커패시터 용량은 12.5mF입니다. 허용 리플을 16V로 두 배로 늘리면 필요한 커패시터 용량은 6.25mF로 절반으로 줄어듭니다. 이는 리플 전류와 등가 직렬 저항(ESR)을 계산에 포함하기 전까지는 부피 절감처럼 보입니다.

2.3 커패시터 소산

은행은 모든 병렬 위치의 ESR에서 리플 전류를 소멸시킵니다.

P_C = I_ripple² × ESR

여기서 P_C는 하나의 커패시터에서 소모되는 전력(와트)이고, I_ripple은 해당 부분을 통과하는 실효 리플 전류(암페어)이며, ESR은 리플 주파수에서의 등가 직렬 저항(옴)입니다.

80mΩ 저항에서 각각 5A rms의 전류를 전달하는 6개의 위치에서 각각 2W씩, 총 12W의 전력이 소모됩니다. 이 열은 장착면을 통해 방출되므로, 뱅크의 크기와 뱅크 손실은 서로 연관되어 있습니다.

2.4 밀폐된 캐비닛 내부의 핫스팟 온도

고온점은 열 방출을 따라 열 경로의 양쪽 절반을 모두 따라 이동합니다.

ΔT = P_C × (R_th_internal + R_th_mounting)

여기서 ΔT는 주변 온도보다 높아진 핫스팟 온도의 켈빈 값, P_C는 와트 단위의 소산 전력, R_th_internal은 부품의 내부 저항, R_th_mounting은 보드 및 장착 저항을 나타냅니다.

설치 면적을 절반으로 줄이면 장착 저항(R_th_mounting)이 두 배로 늘어납니다. 밀폐된 3L 캐비닛에서 2W의 전력을 소비하는 부품 6개는 주변 온도를 15~20K 상승시키므로 기준 온도가 올라가고 장착 성능은 저하됩니다.

2.5 필터 자체 공진 및 전도 대역

입력 필터 커패시터는 전도 방출 대역 전체에서 작동해야 하며, 자체 공진으로 인해 작동이 멈추는 지점이 결정됩니다.

f_SRF = 1 / (2π × √(ESL × C))

여기서 f_SRF는 자체 공진 주파수(헤르츠), ESL은 패키지 및 연결 인덕턴스(헨리), C는 커패시턴스(패럿)입니다.

2nH의 ESL을 갖는 100nF 커패시터는 11.3MHz에서 공진하며, 이는 150kHz에서 30MHz 대역의 대부분을 포함합니다. 20nH의 리드형 커패시터는 3.6MHz에서 공진하며, 그 이상에서는 커패시터가 인덕터처럼 동작하여 필터의 감쇠 기능이 사라집니다.

그림 1 — 2cm² 패드에 장착된 2W 커패시터는 60°C 밀폐 캐비닛에서 104°C에 도달하며, 3.9cm²의 구리층이 이를 85°C 제한 온도 이하로 유지합니다.

3. 엔지니어링 문제점

문제점 1: 손실 대비 발자국

설계자들은 기판에 맞는 가장 작은 콘덴서를 선택했지만, 시제품 제작 과정에서 해당 부품이 40K까지 뜨거워지는 것을 발견했습니다. 데이터시트에 명시된 리플 정격은 밀폐된 인클로저 내부가 아닌, 60°C의 주변 온도에서 개방된 공기 중에서 측정된 것입니다.

복구 과정에는 재설계와 일정 지연이라는 비용이 수반됩니다. 하지만 장착 시 열 저항을 선택 과정에 포함시키면 이 두 가지 모두 피할 수 있습니다. 왜냐하면 부품 아래의 구리 면적이 열 저항 값을 결정하기 때문입니다.

문제점 2: 소형 Class II 부품의 바이어스 의존적 정전 용량

부피를 줄이기 위해 설계자들은 유전율이 높은 X7R 또는 Y5V 부품을 사용하는데, 이 부품들은 동작 DC 바이어스에서 공칭 용량의 50%~80%를 손실합니다. 그 결과 리플 전압이 허용치를 2~4배 초과하게 됩니다.

LED 깜빡임, 램프 전력 변조, 전류 루프의 오작동 등의 증상이 나타나지만, 회로 구성은 정상적으로 보입니다. 고밀도 1급 유전체는 값을 유지하므로 선택한 패키지는 모델링된 대로 작동합니다.

문제점 3: 뱅크와 자기장 사이의 열적 결합

밀집된 시스템에서 DC 링크 커패시터는 변압기 옆에 위치합니다. 밀폐된 3리터 용량 내에 각각 2와트의 전력을 흡수하는 6개의 부품이 있으면 주변 온도가 15~20켈빈 상승합니다.

그러면 모든 부품이 정격 저하 곡선에 더 가까워지고, 10도 법칙에 따라 주변 온도가 20K 상승하면 커패시터 수명이 75% 감소합니다. 따라서 커플링은 추측이 아니라 측정해야 합니다.

문제점 4: 컨베이어 라인의 진동 및 기계적 스트레스

컨베이어식 경화 라인이 진동합니다. 무거운 몸체를 가진 대형 나사 단자 커패시터는 기판과 납땜 접합부를 휘게 하고, 단자 균열은 진단하기 어려운 간헐적 접촉 불량으로 나타납니다.

균열은 진동에 더해 열 순환으로 인해 점점 커집니다. 기계적 지지, 스탠드오프 및 컨포멀 코팅은 이 두 가지 문제를 한 번에 해결하며, 현장 재시공보다 비용이 적게 듭니다.

4. 설계 단계

전략 1: 구성 요소별 손실 한도 설정

레이아웃 전에 최악의 온도 조건에서 모든 커패시터 위치에 대해 P_C = I_rms² × ESR을 계산합니다. 통풍형 설계에서는 부품당 2W, 밀폐형 모듈에서는 0.5W를 허용하며, 이는 2cm² 면적에서 0.25W/cm²에 해당합니다.

먼저 유전체 등급을 선택하고 그 다음으로 패키지를 선택하십시오. 유전체 등급은 ESR(등가 직렬 저항)과 그에 따른 손실을 결정하고, 패키지는 열을 전달하는 열 경로를 결정합니다.

전략 2: 1급 유전체로 표준화

지정 N4700 주파수 민감도가 높고 리플이 심한 모든 현장에 Class I 유전체를 사용합니다. ±30 ppm/°C의 열전도율과 0.1% 미만의 손실 계수는 25°C에서 선택된 패키지가 85°C 및 최대 바이어스 조건에서도 동일하게 작동함을 의미합니다.

이는 정격 용량으로 선택된 부품을 바이어스 곡선이 적용되면 더 큰 용량의 부품으로 교체해야 하는 클래스 II 설계의 성능 저하 악순환을 없애줍니다. 이러한 단 하나의 변경으로 30%에서 50%의 부피 절감 효과를 얻을 수 있습니다.

전략 3: DC 링크에서 소형 부품들을 병렬로 연결

10nF 저ESL 부품 4개를 사용하여 열을 4개의 장착 부위에 분산시키고 부품당 전류를 4분의 1로 줄입니다. 전체 부피는 비슷하게 유지되면서 발열 지점과 기계적 응력이 모두 감소합니다.

각 부품은 동일한 총 전류에서 단일 대형 부품의 1/16에 해당하는 전력 손실을 처리합니다. HVCT8G 장착 시 기계적 지지가 필요한 부품.

전략 4: 열 경로와 전기 경로를 함께 설계합니다.

인클로저의 공기 흡입구 쪽에 부품들을 배치하고, 각 부품 아래에 구리 홈을 파고, 반대쪽 보드에는 열전도 비아를 사용하십시오. 이 조합을 사용하면 부품 추가 비용 없이 핫스팟 온도를 10도 이상 낮출 수 있습니다.

밀봉 공정 전 측정된 핫스팟 값을 설계값과 비교하십시오. 밀봉된 모듈은 재작업이 불가능하므로, 먼저 밀봉되지 않은 모듈에서 열 경로를 검증해야 합니다.

전략 5: 밀봉하기 전에 열화상 카메라로 확인하십시오.

최종 설계와 동일한 프로토타입을 제작하고, 최대 출력으로 30분간 작동시킨 후, 모든 커패시터 위치에서의 최고 온도를 기록하십시오. 어떤 부품이라도 본체 온도인 85°C를 초과하면 설계를 수정하십시오.

최대 램프 출력으로 8시간 동안 경화 사이클을 진행하고 매시간 각 위치의 열화상 이미지를 촬영합니다. 8시간 동안의 변화 추이를 통해 30분 경화 사이클에서는 도달하지 못했던 결합 조건을 확인할 수 있습니다.

전략 6: 진동과 납땜을 함께 검증합니다

가장 무거운 커패시터에는 기계적 지지대가 있는 나사 단자 또는 스루홀 부품을 사용하고, 인증 계획에 열 사이클 및 진동 테스트를 포함하십시오. 후막 저항기 및 정류기 다이오드 바로 옆에 있는 관절도 같은 치료를 받아야 합니다. 왜냐하면 같은 스트레스 하에서 관절에 균열이 생기기 때문입니다.

추가 할 필름 콘덴서 DC 링크 전류에 저주파 성분이 크게 포함되어 있는 경우, 필름 부분은 전체적인 리플을 처리하고 세라믹 부분은 고주파 성분을 처리하여 손실과 부피를 분산시킵니다.

구성 요소 매개변수	전형적인 가치	시험 조건
정격 전압(HVCT8G 시리즈)	10 kV DC	60초 동안 1.5배속으로 고전압 가열
정전 용량	4700 pF ±20% (472M)	1MHz, 1V rms
1MHz에서의 ESR	< 50mΩ	-
루프 인덕턴스(E40 코드)	< 8nH	단자 간격 40mm
절연 저항	> 10 GΩ @ 500 V DC	25°C, 상대습도 60%
온도 범위	−40°C ~ +125°C	IEC 60068-2 시리즈
펄스 dv/dt 기능	> 50 kV/µs	정격 전압에서

5. PCB 경화 공급용 HVC 소형 커패시터

이 전원 공급 장치는 세 가지 필수 요건을 충족해야 합니다. 바이어스 디레이팅 없이 높은 정전 용량 밀도를 확보해야 하고, 밀폐형 캐비닛에 적합할 만큼 손실이 적어야 하며, 컨베이어 라인에서 뛰어난 기계적 내구성을 갖춰야 합니다. HVC는 동관에 위치한 6,000m² 규모의 자사 공장에서 1kV에서 100kV에 이르는 다양한 전압의 커패시터를 생산합니다.

여기서 중요한 6가지 매개변수

• 높은 정전용량 밀도를 작은 패키지에 담으면서도 바이어스 디레이팅이 없는 1급 유전체를 사용하여 DC 링크 및 트리거 스테이지의 부피를 30%~50%까지 줄였습니다.
• 1kHz에서 0.1% 미만의 소산 계수를 통해 세라믹 기술이 제공하는 최저 수준의 자체 발열을 유지하고 밀폐형 캐비닛에서 부품당 0.5W의 소비 전력 제한을 달성할 수 있습니다.
• 1kV에서 100kV 범위가 하나의 제품군에 속하므로 400VDC 링크 부품과 4kV 트리거 부품은 하나의 공정 및 하나의 인증 파일을 공유합니다.
• 정격 전압의 1.2배에서 5pC 미만의 부분 방전은 경화실의 오존이 풍부한 환경에서 고전압 부위의 침식을 방지합니다.
• 온도 계수가 ±30 ppm/°C이므로, 처음 작동 시 램프 출력을 보정하는 기계는 8시간 작업 종료 시에도 동일한 용량을 제공합니다.
• 40mm 단자 코드에서 ESL이 8nH 미만이므로 100nF 필터 부품은 11.3MHz에서 공진하고 전도 대역 전체에서 감쇠합니다. HVC 부품은 전기적 매개변수 및 크기와 일치합니다. Murata 현장 수리 프로그램에 사용되는 나사형 콘덴서.

배송 및 지원

표준 부품은 4~8주, 매칭된 뱅크 세트는 6~10주 내에 배송됩니다. HVC 애플리케이션 엔지니어링팀은 설치 공간 선정, 손실 계산 및 인클로저 열 모델링을 지원합니다.

리플 전류 프로파일, 인클로저 열 모델, 목표 전력 밀도 및 장착 도면을 보내주십시오. HVC는 손실 계산, 부품별 장착 면적, 부분 방전 테스트 보고서 및 샘플을 포함하여 2주 이내에 최적화된 커패시터 설계도를 제공합니다.

6. 자주 묻는 질문

Q1: 16kW 캐비닛의 DC 링크 용량은 어떻게 산정해야 하나요?

리플 허용치 계산식은 C_dc = P_out / (2 × f_ripple × V_bus × ΔV)입니다. 8kW, 100Hz, 400V, 그리고 8V의 리플이 발생할 경우, 계산 결과는 12.5mF입니다. 이후 손실과 설치 면적에 따라 해당 커패시턴스가 어떻게 분배될지 결정됩니다.

Q2: 바닥 면적을 절반으로 줄이면 온도가 올라가는 이유는 무엇인가요?

구리 면적이 절반으로 줄어들 때 R_th_mounting이 두 배가 되기 때문입니다. 밀폐된 3L 캐비닛에서 2W 부품 6개로 인해 주변 온도가 15K에서 20K까지 상승하므로 ΔT = P_C × (R_th_internal + R_th_mounting)의 두 항이 동시에 증가합니다.

Q3: 2W 콘덴서를 장착하려면 기판 면적이 얼마나 필요합니까?

약 3.9cm²입니다. 내부 저항이 2kW인 60°C 캐비닛에서 2W 부품이 2cm² 패드에 닿으면 104°C에 도달하고, 본체 온도 한계인 85°C는 3.9cm² 면적에서 발생합니다. 팬을 추가하는 것보다 패드 면적을 넓히는 것이 더 저렴합니다.

Q4: 2등급 부품이 리플 타겟을 벗어나는 이유는 무엇입니까?

직류 바이어스 작동 시 공칭 용량의 50%~80%를 손실하기 때문입니다. 이로 인해 리플 전압이 허용치의 2~4배까지 증가하여 LED 깜빡임, 램프 출력 변조 및 전류 루프의 오작동으로 나타납니다.

Q5: 밀봉된 모듈에서 은행은 어떻게 구성되어야 합니까?

하나의 큰 부품 대신 10nF 용량의 부품 네 개를 병렬로 사용합니다. 각 부품은 전류의 4분의 1과 소산 에너지의 1/16을 담당하며, 열은 네 개의 장착 부위에 분산되고, 각 연결부에 가해지는 기계적 응력은 본체의 질량에 비례하여 감소합니다.

Q6: 포팅 전에 열화상 조사에서 무엇을 확인해야 합니까?

모든 커패시터 위치를 최대 부하 상태에서 처음 30분 동안, 그리고 8시간의 경화 주기 동안 매시간 테스트합니다. 체온과 같은 85°C 이상의 온도를 기록하는 부품은 레이아웃을 변경해야 하며, 포팅 공정 후에는 레이아웃 변경이 불가능합니다.

7. 참조

1. E. 쿠펠, WS 쟁글, J. 쿠펠, 고전압 공학 기초, 제2판, 뉴네스, 2000.
2. N. 모한, TM 언델랜드, WP 로빈스, 전력 전자공학: 컨버터, 응용 분야 및 설계, 3판, Wiley, 2003.
3. MIL-HDBK-217F 공지 2, 전자 장비의 신뢰성 예측, 1995.
4. IEC 60384-1:2021, 전자 장비용 고정 콘덴서 - 1부: 일반 사양, 제6판. 제네바: IEC, 2021.
5. IEC 61071:2017, 전력 전자 장치용 커패시터, 제2판. 제네바: IEC, 2017.
6. H. 왕과 F. 블라브예르그, 전력 전자 변환기의 DC 링크 응용 분야에서 커패시터의 신뢰성 - 개요, IEEE 산업 응용 분야 거래, 제50권, 제5호, 3569-3578쪽, 2014. https://doi.org/10.1109/tia.2014.2308357.
7. D. Li, Y. Zhong, X. Zhou 및 G. Zhai, 위상장을 이용한 다층 세라믹 커패시터 파괴 분석 방법, IEEE 부품, 포장 및 제조 기술 거래, 제14권, 제2호, 2024년, 211-220쪽. https://doi.org/10.1109/tcpmt.2024.3359598.
8. ST1, ST2 및 ST3 시리즈 고전압 세라믹 커패시터 스택딘 테크놀로지, https://www.deantechnology.com/st1-st2-st3-series-high-voltage-ceramic-capacitor-stacks/ .
9. MKRS IGBT 스너버 커패시터(필름 커패시터)엑셀리아, https://exxelia.com/en/product/detail/771/mkrs .
10. GB/T 17702-2021, 电력电子电容器. 북경: 中國标准会版社, 2021.
11. HVC 애플리케이션 엔지니어링 팀, 고전압 세라믹 커패시터 기술 자료, https://www.hv-caps.com