고전압 절연 커패시터는 펌프 공급 장치의 EMI를 줄입니다.

고전압 절연 커패시터는 펌프 공급 장치의 EMI를 줄입니다.

추상

고전압 DC 버스는 파이버 레이저 펌프 전원 공급 장치의 공통 모드 잡음 전류를 증가시킵니다. 본 논문에서는 500kHz, 800V 설계에 대한 전류 소스 항, LISN 전압, 절연 커패시터 임피던스 및 8.7단계 감쇠 허용치를 도출합니다. 또한, 현장에서 발생할 수 있는 네 가지 문제점과 CISPR 11 Class B 기준선 이하로 전도성 방출을 유지하는 여섯 가지 전략을 제시합니다.

1. 소개

고출력 파이버 레이저 펌프는 모듈당 1kW~30kW의 출력으로 100kHz~1MHz 주파수 사이에서 스위칭이 가능합니다. 스위칭 노드의 빠른 에지는 섀시의 모든 부유 커패시턴스를 통해 전류를 발생시키고, 이 전류는 AC 케이블을 따라 되돌아옵니다.

산업 시설에서 펌프 공급 장치는 용접실과 계측 장비 옆에 위치해 있습니다. 공급 장치에서 제어되지 않은 가스가 배출되면 인접한 기계에 영향을 미치고 측정 데이터를 손상시키며 오경보로 안전 회로를 작동시킬 수 있습니다.

400V~800V DC 버스는 일반적인 전원 공급 장치보다 이 문제를 더 어렵게 만듭니다. 더 큰 전압 변동으로 인해 동일한 기생 정전 용량을 통해 더 많은 전류가 흐르므로 필터를 추가하기 전에 방출량이 증가합니다.

이 글에서는 공통 모드 및 차동 모드 소스, 절연 커패시터 임피던스, 그리고 3단계 감쇠 허용치를 도출합니다. 그런 다음 현장에서 흔히 발생하는 문제점 4가지와 N4700 클래스 I 커패시터를 기반으로 한 설계 전략 6가지를 제시합니다.

2. 핵심 메커니즘

2.1 공통 모드 전류원

각 스위칭 주기마다 기생 커패시턴스에서 섀시로 전하가 유입되고 유출됩니다. 평균 전류는 다음과 같습니다.

I_CM = 2 × C_para × V_bus × f_sw

여기서 I_CM은 평균 공통 모드 전류, C_para는 스위칭 노드에서 섀시까지의 기생 커패시턴스, V_bus는 노드가 통과하는 버스 전압, f_sw는 스위칭 주파수이며, 계수 2는 각 주기에서 두 개의 에지를 계산하는 것을 의미합니다.

800V, 100pF, 500kHz에서 전류는 80mA입니다. 노드 상승 시간은 10ns이므로 에지율은 80V/ns이고 최대 변위 전류는 8A에 도달합니다.

2.2 LISN에서 관측된 방출

V_CM = I_CM × Z_LISN

여기서 V_CM은 측정 포트의 공통 모드 전압, I_CM은 공통 모드 전류, Z_LISN은 50Ω 라인 임피던스 안정화 네트워크 임피던스입니다. 데시벨 단위로 1µV를 기준으로 하므로 2mV는 66dBµV입니다.

로컬 리턴 경로가 없으면 80mA의 전류가 LISN을 통해 그대로 흐르면서 4V의 전압이 발생하는데, 이는 132dBµV에 해당합니다. CISPR 11 클래스 B 제한은 150kHz~500kHz에서 66dBµV이므로 필터는 최소 66dB의 감쇠를 제공해야 합니다. 따라서 8dB 이상의 여유 마진을 확보하면 모든 생산 제품이 규격 내에 유지됩니다.

2.3 절연 커패시터 임피던스

Z_iso(f) = ESR + j×2π×f×ESL + 1 / (j×2π×f×C_iso)

여기서 Z_iso는 절연 커패시터의 임피던스, ESR과 ESL은 직렬 저항과 인덕턴스, C_iso는 커패시턴스, f는 주파수입니다. 커패시터는 자체 공진 주파수 이하에서만 바이패스 역할을 합니다.

SRF = 1 / (2π×√(ESL × C_iso))

여기서 SRF는 자체 공진 주파수, ESL은 등가 직렬 인덕턴스, C_iso는 절연 커패시턴스입니다. 1nF 용량에 10nH의 인덕턴스를 갖는 부품은 CISPR 대역의 최고 주파수인 30MHz보다 높은 50.3MHz에서 공진합니다.

이것이 ESL 한계를 설정합니다. 1nF 용량으로 30MHz 이상의 공진 주파수를 유지하려면 ESL은 28nH 미만이어야 하는데, 리드 길이가 짧은 방사형 리드 부품은 이미 이 조건을 충족합니다.

2.4 3단계 감쇠 허용

각 단계는 노이즈를 해당 단계의 임피던스 비율로 나눕니다. 병렬 커패시터는 네트워크 임피던스에 대항하여 작동합니다.

A_shunt = 20 × log10(1 + Z_LISN / Z_shunt)

여기서 A_shunt는 션트 스테이지 하나의 감쇠량을 데시벨로 나타내고, Z_shunt는 잡음 주파수에서의 커패시터 임피던스이며, Z_LISN은 50Ω 네트워크 임피던스입니다. 초크와 같은 직렬 소자는 동일한 경로에 임피던스를 추가합니다.

A_series = 20 × log10(1 + Z_series / Z_LISN)

여기서 A_series는 직렬 스테이지의 감쇠를, Z_series는 잡음 주파수에서의 초크 임피던스를, Z_LISN은 네트워크 임피던스를 나타냅니다. 직렬 연결된 스테이지는 서로 곱해지므로 데시벨 수치는 합산됩니다.

500kHz에서 100nF 절연 커패시터는 3.18Ω의 저항을 보이며 24.5dB의 감쇠율을 제공합니다. 2mH 공통 모드 초크는 6,283Ω의 저항을 보이며 42.0dB의 감쇠율을 제공합니다. 두 번째 10nF 커패시터는 31.8Ω의 저항을 보이며 8.2dB의 감쇠율을 제공합니다. 이 세 커패시터의 감쇠율을 합하면 74.7dB입니다.

2.5 차동 모드 잡음

V_DM = I_ripple × ESR + L_para × dI/dt

여기서 V_DM은 선로와 중성선 사이의 차동 모드 전압이고, I_ripple은 입력 커패시터를 통과하는 리플 전류이며, ESR은 직렬 저항이고, L_para는 해당 루프의 기생 인덕턴스이며, dI/dt는 전류 기울기입니다.

50mΩ의 등가저항(ESR)을 통해 흐르는 20A의 리플 전류는 1V의 전압을 발생시킵니다. 동일한 전류가 2A/ns의 기울기로 10nH의 부하를 통과할 경우 20V의 전압이 발생합니다. 입력 필터는 21V의 피크 전압을 처리해야 하며, 이는 라인 및 중성선 쌍의 X 커패시터에 의해 감쇠됩니다.

그림 1 — 100pF의 기생 경로로 인해 80V/ns 노드가 4V의 공통 모드 노이즈로 변환되고, 3단계 필터를 거치면 0.74mV로 감소합니다.

3. 엔지니어링 문제점

문제점 1: 버스 부하 조건에서의 절연 커패시터 정격

250V AC 또는 400V DC 세라믹 부품은 800V 버스 전압을 견딜 수 없습니다. 해당 전압에서 절연 파괴가 발생하면 안전 사고로 이어질 수 있으며, 전체 레이저 시스템이 손상될 수도 있습니다.

절연 커패시터는 최대 버스 전압의 1.5배로 정격 용량을 정하십시오. 400V 버스에는 600V가 필요하고, 800V 버스에는 1200V가 필요하므로 1kV ~ 1200V 범위는 직접 다이오드 펌핑에 적합합니다.

두 번째 문제점: 빈도가 높아질수록 ESR 수치가 상승함

전극 표피 효과와 유전 손실로 인해 주파수가 증가함에 따라 ESR이 상승합니다. X7R 부품은 30MHz에서 1kHz에서보다 5~10배 높은 ESR을 나타낼 수 있습니다.

그 상승으로 인해 감쇠 허용치의 상한선이 소진됩니다. 그러면 상위 고조파는 이를 차단하도록 설계된 필터 단계를 통과하게 되고, 방출된 신호는 안테나 응답이 가장 강한 10MHz 이상의 주파수 대역을 넘어가게 됩니다.

문제점 3: ESL에서 자체 공명 주파수를 밴드 아래에 배치하는 것

리드 인덕턴스가 30nH인 10nF 용량의 부품은 9.19MHz에서 공진합니다. 그 이상에서는 인덕터처럼 동작하여 바이패스를 멈춥니다.

CISPR 11 대역은 30MHz까지 확장되므로 9.19MHz에서 작동을 멈추는 부품은 20MHz의 스펙트럼을 활용하지 못하게 됩니다. 짧은 리드와 무연 패키지를 사용하면 동일한 10nF 부품을 3nH의 용량으로 29MHz까지 확장할 수 있습니다.

문제점 4: 정전 용량 드리프트로 인한 감쇠 변화

2급 세라믹은 -55°C에서 +125°C까지 온도 변화에서 정전 용량이 15%에서 22%까지 감소합니다. 22%의 정전 용량 감소는 500kHz에서 100nF 절연 커패시터의 임피던스를 3.18Ω에서 4.08Ω으로 증가시킵니다.

해당 단계의 감쇠가 24.5dB에서 22.4dB로 감소하므로 전체 감쇠는 72.6dB로 떨어지고 잔류 감쇠는 57.3dBµV에서 59.4dBµV로 증가합니다. 따라서 8.7dB의 마진은 해당 범위의 최고 출력에서 ​​6.6dB가 됩니다.

4. 설계 단계

전략 1: 절연을 위해 N4700 Class I 유전체를 사용합니다.

N4700(T3M)은 -55°C ~ +125°C 범위에서 ±30ppm/°C의 온도 계수와 ±0.35% 이내의 정전 용량을 유지합니다. 또한, 해당 온도 범위에서 감쇠율은 0.03dB 이내로 유지되므로, 모든 작동 온도에서 74.7dB의 총 감쇠율을 보장합니다.

맞다 N4700 절연 및 필터 위치에 있는 부품들입니다. 클래스 II 부품은 125°C에서 2.1dB의 손실을 발생시키며 대부분의 안전 여유를 제거합니다.

전략 2: 절연 용량을 세 단계로 분산

각 주파수 대역마다 별도의 커패시터를 사용합니다. 150kHz~1MHz 대역에는 100nF, 1MHz~10MHz 대역에는 10nF, 10MHz~30MHz 대역에는 1nF를 사용합니다. 각 단계는 임피던스가 가장 낮은 대역을 커버합니다.

HVCT8G 100nF 및 10nF 단에는 ESL이 10nH 미만인 방사형 리드 부품이, 1nF 단에는 ESL이 3nH 미만인 리드리스 패키지가 사용됩니다. 세 단의 합은 500kHz에서 74.7dB입니다.

전략 3: 격리 루프를 작게 유지하십시오

스위칭 노드 패드와 섀시 접지 패드 사이에 커패시터를 배치하고, 트레이스 길이는 3mm 미만으로 하며, 단자당 두 개의 병렬 비아를 사용하십시오. 루프 인덕턴스는 ESL에 직접 더해지며, 5mm 트레이스는 약 4nH를 추가합니다.

ESL이 30nH 미만일 때 1nF 단은 30MHz 이상의 공진 주파수를 유지합니다. 루프에서 1mm를 제거할 때마다 감쇠 허용치가 가장 얇은 지점에서 ESL이 다시 발생합니다.

전략 4: 라인 쌍에 공통 모드 초크를 추가합니다.

공통 모드 초크는 공통 모드 전류에 대해서는 높은 임피던스를, 차동 부하 전류에 대해서는 낮은 임피던스를 나타냅니다. 2mH 초크는 500kHz에서 6,283Ω의 임피던스를 보이며, 이는 LISN 임피던스 50Ω에 대한 값입니다.

그 비율은 그 자체로 42.0dB의 영향을 미치며, 이는 전체에 가장 큰 영향을 주는 요소입니다. 따라서 포화 전류가 최대 라인 전류보다 크고 자체 공진 주파수가 100MHz 이상인 초크를 선택하십시오.

전략 5: 방호벽에서 Y급 안전 요건을 충족하십시오.

절연 커패시터가 주전원 차단기에 연결되는 경우 안전 기관의 승인이 필요합니다. 800V 버스에는 최대 임펄스 정격이 8kV인 Y1 부품이 필요합니다.

HVC는 직렬 연결 없이 1kV에서 100kV까지 지원하므로, 각 위치당 하나의 부품으로 임펄스 정격을 충족합니다. Y1 등급 커패시터 도면에 기관 파일 번호가 기록되어 있습니다.

전략 6: 레이아웃 단계에서 사전 규정 준수 검사를 실행합니다.

첫 번째 시제품 제작 전에 근접장 프로브와 스펙트럼 분석기를 사용하여 절연 커패시터의 공통 모드 전류를 측정하십시오. 측정값을 시뮬레이션 예측값과 비교하여 6dB 이하의 차이만 허용하십시오.

스캔을 사용하여 커패시터의 위치를 ​​정하고 초크의 크기를 결정하세요. X 커패시터와 필름 콘덴서 §2.5의 차동 경로를 감쇠시키기 위해 DC 링크에서 21V 피크도 감쇠가 필요합니다.

구성 요소 매개변수	전형적인 가치	시험 조건
정격 전압(HVCT8G 시리즈)	10 kV DC	60초 동안 1.5배속으로 고전압 가열
정전 용량	4700 pF ±20% (472M)	1MHz, 1V rms
1MHz에서의 ESR	50mΩ 미만	-
루프 인덕턴스(E40 코드)	8nH 이하	단자 간격 40mm
절연 저항	500V DC에서 10GΩ 이상	25°C, 상대습도 60%
온도 범위	−40°C ~ +125°C	IEC 60068-2 시리즈
펄스 dv/dt 기능	50kV/µs 이상	정격 전압에서

5. EMI에 민감한 펌프 전원 공급 장치용 HVC 커패시터

이 노드는 세 가지 필수 요건을 충족해야 합니다. 첫째, DC 버스 전압보다 높은 정격 전압을 가져야 하고, 둘째, 온도 변화에 따른 정전 용량 변화가 없어야 하며, 셋째, 자체 공진 주파수를 30MHz 이상으로 유지할 수 있을 만큼 충분히 낮은 ESL(Electro-Surface Layer)을 가져야 합니다. HVC는 동관에 위치한 6,000m² 규모의 자사 공장에서 1kV에서 100kV까지의 N4700(T3M) Class I 부품을 생산합니다.

여기서 중요한 6가지 매개변수

• 온도 계수는 ±30 ppm/°C이며, 내부 정전 용량은 -55°C에서 +125°C까지 ±0.35%입니다. 74.7dB의 감쇠 허용치는 Class II 부품의 2.1dB 변동 대신 0.03dB 변동합니다.
• 1kV~100kV의 전압 정격을 가지며, 직렬 연결 없이 48V~800V DC 버스를 지원하고 Y1 승인에 필요한 임펄스 내압을 제공합니다.
• 방사형 리드 HVCT8G 외형에서 ESL은 10nH 미만이고 리드리스 패키지에서는 3nH 미만이므로 1nF 스테이지의 공진 주파수는 30MHz 이상입니다.
• 손실 계수가 0.1% 미만이므로 ESR은 CISPR 대역 전체에서 일정하게 유지되고 고주파 단계는 설계에서 가정한 감쇠를 유지합니다.
• 정격 전압의 1.5배에서 5pC 미만의 부분 방전은 수명 동안 ESR을 증가시키고 그에 따른 마진을 감소시키는 내부 침식을 방지합니다.
• 85°C에서 50,000시간 후에도 정전 용량이 2% 이내이므로, 인증 시 측정된 방출량은 5년 차의 방출량과 여전히 일치합니다. HVC 부품은 전기적 매개변수 및 크기가 기존 제품과 일치합니다. Murata 현장 수리 프로그램에 사용되는 나사형 고전압 콘덴서.

배송 및 지원

표준 부품은 4~8주 내에 배송되며, 매칭된 다단 커패시터 세트는 6~10주 내에 배송됩니다. HVC 애플리케이션 엔지니어링 팀은 감쇠 분석, 공통 모드 전류 분석 및 절연 루프 레이아웃 검토를 지원합니다.

버스 전압, 스위칭 주파수, 에지율, 섀시 정전 용량 추정치 및 충족해야 하는 방출 제한값을 보내주십시오. HVC는 5영업일 이내에 ESR, ESL 및 자체 공진 데이터가 포함된 선정표와 2개 샘플 평가 키트를 제공합니다.

6. 자주 묻는 질문

Q1: 공통 모드 잡음 전류는 어떻게 계산하나요?

I_CM = 2 × C_para × V_bus × f_sw 이므로, 800V, 100pF, 500kHz에서 각 주기의 양쪽 가장자리는 160nC만큼 이동하므로 평균 전류는 80mA입니다. 이 전류가 50Ω LISN을 통과할 때 4V의 전압이 발생하며, 이는 132dBµV에 해당합니다.

Q2: 절연 커패시터의 ESL이 28nH 미만이어야 하는 이유는 무엇입니까?

SRF = 1 / (2π×√(ESL × C_iso))는 CISPR 11 대역의 최상단인 30MHz 이상을 유지해야 합니다. 1nF, 28nH의 경우 30MHz, 10nH의 경우 50.3MHz의 공진 주파수를 나타냅니다. 리드의 길이를 늘려도 C_iso는 변하지 않으므로 공진 주파수가 낮아져 대역 최상단이 사라집니다.

Q3: 필터에 필요한 감쇠량은 얼마입니까?

CISPR 11 Class B 기준을 충족하기 위해 500kHz에서 66dB의 감쇠율을 달성했으며, 설계 여유분으로 12dB를 추가했습니다. 100nF 절연 커패시터는 24.5dB, 2mH 공통 모드 초크는 42.0dB, 10nF 2차 증폭기는 8.2dB의 감쇠율을 제공합니다. 여러 단계를 직렬로 연결하면 감쇠율이 합산되므로 총 감쇠율은 74.7dB입니다.

Q4: X7R 콘덴서는 정말로 마진 손실을 초래하는 요소인가요?

예. 125°C에서 정전 용량이 22% 감소하면 100nF 커패시터의 임피던스가 500kHz에서 3.18Ω에서 4.08Ω으로 증가하고, 해당 단의 감쇠는 24.5dB에서 22.4dB로 감소합니다. 잔류 감쇠는 59.4dBµV로 증가하고, 마진은 8.7dB에서 6.6dB로 감소합니다. N4700은 동일한 단의 감쇠를 0.03dB만큼 감소시킵니다.

Q5: 21V에서 차동 모드 노이즈가 발생하는 원인은 무엇입니까?

두 가지 항이 있습니다. 50mΩ의 등가저항(ESR)을 통해 흐르는 20A의 리플 전류는 1V의 전압을 발생시키고, 10nH의 루프 인덕턴스를 통해 2A/ns의 기울기로 흐르는 동일한 전류는 20V의 전압을 발생시킵니다. 라인과 중성선 쌍에 연결된 X개의 커패시터는 이 21V 피크 전압을 감쇠시킵니다.

Q6: 절연 커패시터는 어디에 설치해야 합니까?

스위칭 노드 패드와 섀시 접지 패드 사이에 직접 연결되며, 트레이스 길이는 3mm 미만이고 단자당 비아가 두 개씩 있습니다. 5mm의 트레이스는 약 4nH의 인덕턴스를 추가하여 1nF 스테이지의 공진 주파수를 50.3MHz에서 낮추고 감쇠 허용치를 감소시킵니다.

7. 참조

1. E. 쿠펠, WS 쟁글, J. 쿠펠, 고전압 공학 기초, 제2판, 뉴네스, 2000.
2. N. 모한, TM 언델랜드, WP 로빈스, 전력 전자공학: 컨버터, 응용 분야 및 설계, 3판, Wiley, 2003.
3. MIL-HDBK-217F 공지 2, 전자 장비의 신뢰성 예측, 1995.
4. IEC 60384-1:2021, 전자 장비용 고정 콘덴서 - 1부: 일반 사양, 제6판. 제네바: IEC, 2021.
5. IEC 60384-14:2023, 전자 장비용 고정 커패시터 - 제14부: 부분 사양 - 전자기 간섭 억제 및 전원 공급 장치 연결용 고정 커패시터, 제5판. 제네바: IEC, 2023.
6. H. Liu 외, BOPP 필름 커패시터의 부분 방전 거동에 대한 전자기장의 영향IEEE 유전체 및 전기 절연 거래(IEEE Transactions on Dielectrics and Electrical Insulation), 제30권, 제6호, 2617-2624쪽, 2023. https://doi.org/10.1109/tdei.2023.3304600
7. M. 마르케소니 외, HVDC 애플리케이션용 전압 소스 컨버터에서 커패시터 전압 리플 최소화2019 AEIT HVDC 국제 컨퍼런스(AEIT HVDC), 1-6쪽, 2019. https://doi.org/10.1109/aeit-hvdc.2019.8740647
8. 미래를 위한 에너지: 고전압 MLCC가 현대 전자 제품의 효율성을 높이는 방법무라타, https://www.murata.com/en-eu/s/blog/powering-the-future-how-high-voltage-mlccs-drive-efficiency-in-modern-electronics.html .
9. 미국 8,570,711, 다층 세라믹 전자 부품 (1–5 kV MLCC용 아크 방전 억제), 삼성전자, 2013년 특허 등록, https://www.freepatentsonline.com/8570711.html .
10. GB/T 7354-2018, 高电压试验技术 局part放电测weight. 북경: 中國标准会版社, 2018.
11. HVC 애플리케이션 엔지니어링 팀, 고전압 세라믹 커패시터 기술 자료, https://www.hv-caps.com